sch3-组合逻辑电路剖析

《sch3-组合逻辑电路剖析》由会员分享，可在线阅读，更多相关《sch3-组合逻辑电路剖析（50页珍藏版）》请在金锄头文库上搜索。

1、,第 3 章 组合逻辑电路,3.1组合逻辑电路的分析和设计,3. 2 常用组合逻辑部件及其应用,3. 3 组合逻辑电路中的竞争冒险,组合逻辑电路的概念,指任何时刻的输出仅取决于该时刻输入信号的组合，而与电路原有的状态无关的电路。,数字电路根据逻辑功能特点的不同分为,指任何时刻的输出不仅取决于该时刻输入信号的组合，而且与电路原有的状态有关的电路。,已知 逻辑图,写出 逻辑式,运用逻辑代数 化简或变换,列出逻辑 真值表,指出 逻辑功能,1分析下图所示组合电路的功能。,例,F,1 已知逻辑电路图,2相应逻辑表达式,根据逻辑图写出相应逻辑式,3.1组合逻辑电路的分析和设计,3化简逻辑式,4列出真值表,

2、由真值表可看出：输入AB相同时，输出为0；输入AB相异时，输出为1。显然，这是一个异或门电路，具有异或功能。,5指出逻辑功能,应用代数法化简逻辑函数式,应用了反演律,还是应用了反演律,应用了分配律,应用了吸收律，得到最简形式。,化简,2,3,4,5,1,当输入A、B、C中有2个或2个以上 为1时，输出F就为1，否则输出F为0。 若输入是裁判，输出是裁定结果，显 然该电路是一个多数表决器。,例,2分析下图所示组合电路的功能。,应用了反演律,写出逻辑真值表,由真值表数据分析,下面通过例题学习 如何设计组合逻辑电路,例3 设计一个A、B、C三人表决电路。当表决某个提案时， 多数人同意，则提案通过，但

3、A具有否决权。用与非门实现。,解：,(1)分析设计要求，列出真值表,设 A、B、C 同意提案时取值为 1，不同意时取值为 0；Y 表示表决结果，提案通过则取值为 1，否则取值为 0。可得真值表如右。,(2)化简输出函数,，并求最简与非式,3.1.2 组合逻辑电路的设计,(3)根据输出逻辑式画逻辑图,3.2.1编码器,编码,将具有特定含义的信息编成相应二进制代码的过程。,实现编码功能的电路,3.2常用组合逻辑部件及其应用,用 n 位二进制数码对 2n 个输入信号进行编码的电路。,1.二进制编码器,由图可写出编码器的输出逻辑函数为,由上式可列出真值表为,原码输出,被编信号高电平有效。,8 线 3

4、线编码器,2.二十进制编码器,将 0 9 十个十进制数转换为二进制代码的电路。又称十进制编码器。,原码输出,10 线 4 线编码器,被编信号 高电平有效,为何要使用优先编码器？,3.优先编码器,允许同时输入数个编码信号，并只对其中优先权最高的信号进行编码输出的电路。,普通编码器在任何时刻只允许一个输入端请求编码，否则输出发生混乱。,二 - 十进制优先编码器 CT74LS147,反码输出,依 次 类 推,1.译码的概述,译码是编码的逆过程。,将表示特定意义信息的二进制代码翻译出来。,实现译码功能的电路,3.2.2 译码器,二进制译码器,将输入二进制代码译成相应输出信号的电路。,译码输出高电平有效

5、,译码输出低电平有效,( 一 ) 3 线 8 线译码器 CT74LS138 简介,(1)二进制译码器 74LS138 (3 线 8 线),3 位二进制码输入端,8 个译码输出端 低电平有效。,实 物 图 片,2.集成译码器,允许译码器工作,禁止译码,0,0,输出逻辑函数式,二进制译码器能译出输入变量的全部取值组合，故又称变量译码器，也称全译码器。其输出端能提供输入变量的全部最小项。,将 BCD 码的十组代码译成 0 9 十个对应输出信号的电路，又称 4 线 10 线译码器。,(2)二十进制译码器 74LS42,8421BCD 码输入端，从高位到低位依次为 A3、A2、A1 和 A0 。,10

6、个译码输出端， 低电平 0 有效。,0,0,0,1,3.数码显示译码器,将输入的 BCD 码译成相应输出信号，以驱动显示器显示出相应数字的电路。,(1) 数码显示译码器的结构和功能示意,(2)数码显示器简介,数字设备中用得较多的为七段数码显示器，又称数码管。常用的有半导体数码显示器(LED)和液晶显示器(LCD)等。它们由七段可发光的字段组合而成。,1). 七段半导体数码显示器(LED),显示的数字形式,VCC +5 V,串接限流电阻,a g 和 DP 为低电平时才能点亮相应发光段。,a g 和 DP 为高电平 时才能点亮相应发光段。,共阳接法数码显示器需要配用输出低电平有效的译码器。,共阴接

7、法数码显示器需要配用输出高电平有效的译码器。,即液态晶体,2). 液晶显示器(LCD),点亮七段液晶数码管的方法与半导体数码管类似。,液晶显示原理：无外加电场作用时，液晶分子排 列整齐，入射的光线绝大部分被反射回来，液晶呈透 明状态，不显示数字；当在相应字段的电极上加电压 时，液晶中的导电正离子作定向运动，在运动过程中 不断撞击液晶分子，破坏了液晶分子的整齐排列，液 晶对入射光产生散射而变成了暗灰色，于是显示出相 应的数字。当外加电压断开后，液晶分子又将恢复到 整齐排列状态，字形随之消失。,3) 七段显示译码器,消隐控制端，低电平有效。,8421 码输入端,译码驱动输出端，高电平有效。,允许数

8、码显示,伪码,相应端口输出有效电平 1，使显示相应数字。,输入BCD 码,禁止数码显示,数码显示器结构及译码显示原理演示,半导体数码管在使用时每个管要串联约100的限流电阻。 常用的共阴极数码显示器真值表如下：,( 二 ) 用二进制译码器实现组合逻辑函数,由于有 A、B、C 三个变量，故选用 3 线 - 8 线译码器。,解：,(1) 根据逻辑函数选择译码器,例4 试用译码器和门电路实现逻辑函数,选用 3 线 - 8 线译码器 CT74LS138， 并令 A2 = A，A1 = B，A0 = C。,(2) 将函数式变换为标准与 - 或式,(3)根据译码器的输出有效电平确定需用的门电路,(4)画连

9、线图,主要要求：,理解数据选择器和数据分配器的作用。,理解常用数据选择器的逻辑功能及其使用。,掌握用数据选择器实现组合逻辑电路的方法。,3.2.3 数据选择器和数据分配器,1.数据选择器的基本概念,数据选择器: 根据地址码的要求，从多路输入信号中 选择其中一路输出的电路.,又称多路选择器(Multiplexer，简称MUX)或多路开关。,多路输入,一路输出,地址码输入,Y=D1,D1,常用 2 选 1、4 选 1、8 选 1和 16 选 1 等数据选择器。,数据选择器的输入信号个数 N 与地址码个数 n 的关系为 N = 2n,3.2.3数据选择器,2.集成数据选择器,（1）8 选 1 数据选

10、择器 CT74LS151,8 路数据输入端,地址信号输入端,互补输出端,使能端，低电平有效,实 物 图 片,因为若A2A1A0=000，则,因为若A2A1A0=010，则,Y=D0,Y=D2,CT74LS151 输出函数表达式,Y= m0D0+ m1D1+m2D2+ m3D3+ m4D4+m5D5+ m6D6+ m7D7,3.用数据选择器实现组合逻辑函数,由于数据选择器在输入数据全部为 1 时，输出为 地址输入变量全体最小项的和。,例如 4 选 1 数据选择器的输出Y = m0 D0 + m1 D1+ m2 D2+ m3 D3 当 D0 = D1 = D2 = D3 = 1 时，Y = m0

11、+ m1+ m2 + m3 。,当 D0 D3 为 0、1 的不同组合时，Y 可输出不同的 最小项表达式。,而任何一个逻辑函数都可表示成最小项表达式，,当逻辑函数的变量个数和数据选择器的地址 输入变量个数相同时，可直接将逻辑函数输入变 量有序地接数据选择器的地址输入端。,因此用数据选择器可实现任何组合逻辑函数。,CT74LS151 有 A2、A1 、A0 三个地址输入端，正好用以输入三变量 A、B、C 。,例5 试用数据选择器实现函数 Y = AB + AC + BC 。,该题可用代数法或卡诺图法求解。,Y为三变量函数 ，故选用 8 选 1 数据选择器，现选用 CT74LS151。,代 数 法

12、 求 解,解：,(2)写出逻辑函数的最小项表达式,(1)选择数据选择器,(5)画连线图,即可得输出函数,1.数据分配器: 根据地址码的要求，将一路数据 分配到指定输出通道上去的电路。,Demultiplexer，简称DMUX,一路输入,多路输出,地址码输入,Y1 = D,D,3.2.4数据分配器,( 一 ) 3 线 8 线译码器 CT74LS138 简介,(1)二进制译码器 74LS138 (3 线 8 线),3 位二进制码输入端,8 个译码输出端 低电平有效。,实 物 图 片,集成译码器,3.2.5加法器,(一) 加法器基本单元,解：,(2) 求最简输出函数式,Ci = Ai Bi,(3)

13、画逻辑图,例6 试设计半加器电路。,将两个 1 位二进制数相加，而不考虑低位进位的运算电路，称为半加器。,(1)分析设计要求， 列真值表。,多输出组合逻辑电路设计举例,例7 试用译码器实现全加器。,解：,(1)分析设计要求，列出真值表,设被加数为 Ai ，加数为 Bi ，低位进位数为 Ci-1 。输出本位和为 Si ，向高位的进位数为 Ci 。,列出全加器的真值表如下：,(3)选择译码器,选用 3 线 8 线译码器 CT74LS138。并令 A2 = Ai，A1 = Bi，A0 = Ci-1。,(2)根据真值表写函数式,(4)根据译码器的输出有效电平确定需用的门电路,(5)画连线图,(二) 多

14、位加法器,实现多位加法运算的电路,其低位进位输出端依次连至相邻高位的进位输入端，最低位进位输入端接地。因此，高位数的相加必须等到低位运算完成后才能进行，这种进位方式称为串行进位。运算速度较慢。,其进位数直接由加数、被加数和最低位进位数形成。各位运算并行进行。运算速度快。,串行进位加法器举例,3.2.6数值比较器,Digital Comparator，又称数字比较器。用于比较两个数的大小。,(一) 1 位数值比较器,(二) 多位数值比较器,可利用 1 位数值比较器构成,比较原理：从最高位开始逐步向低位进行比较。,例如 比较 A = A3A2A1A0 和 B = B3B2B1B0 的大小：,若 A

15、3 B3，则 A B；若 A3 B3，则 A B；若 A3 = B3，则需比较次高位。,若次高位 A2 B2，则 A B；若 A2 B2，则 A B；若 A2 = B2，则再去比较更低位。,依次类推，直至最低位比较结束。,3.3.1竞争冒险现象及其危害,当信号通过导线和门电路时，将产生时间延迟。 因此，同一个门的一组输入信号，由于它们在此前通 过不同数目的门，经过不同长度导线的传输，到达门 输入端的时间会有先有后，这种现象称为竞争。,逻辑门因输入端的竞争而导致输出产生不应有的 尖峰干扰脉冲的现象，称为冒险。,可能导致错误动作,3.3 组合逻辑电路中的竞争冒险,3.3.2竞争冒险的产生原因及消除方法,负尖峰脉冲冒险举例,可见，在组合逻辑电路中，当一个门电路(如 G2)输入两个向相反方向变化的互补信号时，则在输出端可能会产生尖峰干扰脉冲。,正尖峰脉冲冒险举例,理 想,考虑门延时,理 想,考虑门延时,由于尖峰干扰脉冲的宽度很窄，在可能产生尖峰干扰脉冲的门电路输出端与地之间接入一个容量为几十皮法的电容就可吸收掉尖峰干扰脉冲。,消除冒险的方法：,