时序电路2

《时序电路2》由会员分享，可在线阅读，更多相关《时序电路2（171页珍藏版）》请在金锄头文库上搜索。

1、第六章 时序逻辑电路,概述 时序逻辑电路的分析方法 寄存器和移位寄存器 计数器 时序逻辑电路的设计方法,一、时序逻辑电路的特点、功能表示方法 及分类 二、时序逻辑电路的基本分析和设计方法 三、寄存器、移位寄存器 四、计数器,主要内容,组合逻辑由门电路构成，没有存储电路和反馈电路,时序逻辑由组合逻辑电路和存储电路构成,程序逻辑由控制电路（硬件）和程序数据（软件）构成,可编程逻辑由用户定制构成各种类型的电路,概述,概 述,一、时序逻辑电路的特点,1、逻辑功能特点 任意时刻电路的输出不仅与该时刻的输入信号有关，而且与电路原来的状态有关。,2、电路结构特点 电路中一定包含有存储单元。,二、时序逻辑电路

2、的功能表示方法,1、逻辑表达式 （1）输出方程：Y（tn）= F X（tn），Q（tn） （2）驱动方程：Z（tn）= G X（tn），Q（tn） （3）状态方程：Q（tn）= H W（tn），Q（tn）,2、状态表、状态图、卡诺图、时序图,三、时序逻辑电路的分类 1、按逻辑功能分（计数器、寄存器） 2、按触发器状态的变化情况分（同步、异步） 3、按输出信号的特性分（Mealy、Moore型）,时序电路的基本分析方法 分析的步骤 分析举例,6.1 时序电路的基本分析方法,一、分析的一般步骤 写方程式 时钟方程、驱动方程、输出方程 求状态方程 根据驱动方程和触发器特性方程来求 进行计算 根据输入

3、和现态的取值来求输出和次态 列状态表、画出状态图、时序图 对电路的功能进行说明,试画出图示电路的状态图和时序图,二、分析举例,时钟方程： CP0= CP1 =CP2=CP,1、写方程,驱动方程：,状态方程： （将各个FF的驱动方程 代入其特性方程）,2、求状态方程,状态表,状态图,Q2Q1Q0 /Y,有效循环,无效循环,有效状态和有效循环 无效状态和无效循环 能自启动和不能自启动,时序图,状态图,2、试画出图示电路的状态图和时序图,二、分析举例,驱动方程：,1、写方程,D2 = Qn1 Qn0,状态方程： （将各个FF的驱动方程 代入其特性方程）,Q2n+1= Qn1Qn0 （CP上升沿有效）

4、,2、求状态方程,状态表,时钟条件,CP0,状态图,Q2Q1Q0,有效循环,时序图,状态图,6.2 寄存器和移位寄存器,寄存器的特点和分类 1、结构特点（主要由触发器组成，结构简单） 2、功能特点（暂存数据，功能单一） 3、分类：基本（数据）寄存器 移位寄存器,用于存放数据的器件,6.2.1 数据寄存器,1. 电路结构（N=4） D3D2D1D0：并行数据输入 Q3Q2Q1Q0：并行数据输出,2、工作原理,4、基本寄存器的特点 数据或代码只能并入并出 存储单元可用基本、同步、主从和边沿触发器。 5、集成基本触发器 4边沿D触发器74LS175 双4位锁存器74116 4*4寄存器阵列74LS1

5、70,3、工作方式（数据输入输出方式）并入并出,6.2.2 移位寄存器（移存器） 1. 电路结构（N=4右移） DIR：右移串行数据输入,3.工作方式（1）串入并出串并转换（需要N个CP周期） （2）串入串出延迟线（N级FF延迟N个CP周期）,5、移位寄存器的应用 数据的串并结构变换 在移存器的输出和输入之间连接适当的反馈电路而构成移存型计数器（环形、扭环形计数器；最大长度移存型计数器） 用来产生顺序脉冲,4、移位寄存器的特点 数据或代码可有多种输入和输出方式 存储单元只能用主从和边沿触发器。,6.2.3 集成移位触发器 8位单向移存器74164 4位双向移存器74LS194,4位双向移位寄存

6、器74194 1. 逻辑符号,S1S0:控制输入端 D3D2D1D0:并行数据输入端 Q3Q2Q1Q0:数据输出 DIR:右移串行输入 DIL:左移串行输入,2.功能表,3. 工作方式 （1）串入并出串并转换 （2）并入并出数据预置 （3）并入串出并串转换 （4）串入串出延迟线,4. 扩展方法,5. 主要用途 （1）数据保存与移位 （2）并串与串并转换 （3）移存型计数器,计数器的特点和分类 二进制计数器 十进制计数器 N进制计数器,中规模集成计数器的工作原理和应用,6-3 计数器,一、计数器的特点 计数对象为输入脉冲的个数 一般输入只有计数脉冲信号 主要组成单元是触发器,二、计数器的分类 按

7、数的进制分（2、10、N） 按计数方式分（加法、减法、可逆） 按触发器的翻转情况分（同步、异步） 按使用的开关元件分（TTL、CMOS）,6.3.1 计数器的特点和分类,三、计数器的容量（长度、模） 二进制计数器（n位：2n） 十进制计数器（1位：10） N 进制计数器（N）,6.3.2 二进制计数器,一、二进制同步加法计数器（3位）,写方程 时钟方程：CP0=CP1=CP2=CP 输出方程：C= Qn2 Qn1 Qn0 驱动方程：,J0 = K0 = 1,J1 = K1= Qn0,J2 = K2= Qn1 Qn0,一、二进制同步加法计数器（3位）,2. 求状态方程,3.给出状态表,Q2 Q1

8、 Q0 /C,4. 状态转换图,5. 逻辑功能描述,串行进位方式,同步2进制模值为8的加法计数器。,并行进位方式,串行借位方式,二、二进制同步减法计数器（3位）,3位二进制减法计数器的状态图,Q2 Q1 Q0 /B,练习题：分析下图电路，说明电路特点。,电路特点： 同步五进制计数器，有自启动能力。 时序图,单时钟输入的二进制同步可逆计数器 双时钟输入的二进制同步可逆计数器,三、二进制同步可逆计数器,1、单时钟输入二进制同步可逆计数器,2、双时钟输入二进制同步可逆计数器,CPU和 CPD必须分时工作,TTL加法计数器 74LS161（74161） 74LS163（74163） CMOS加法计数器

9、 CC4520 TTL可逆计数器 74LS191（74191） 74LS193（74193）,四、 集成二进制同步计数器,1、74LS161（74161）,进位输出端,工作状态控制端,置数控制端,清零端,并行输入数据端,状态输出端,2、74LS163（74163）,3、CC4520（双4位加法计数器）,脉冲输入端和使能端,输 入,输 出,CR EN CP,Q3n+1 Q2n+1 Q1n+1 Q0n+1,注,CC4520 状态表,1 0 0 0 0 清 零,0 1 加 计 数 上升沿有效,0 0 加 计 数 下降沿有效,0 0 保 持,0 1 保 持,4、74LS191（单时钟可逆计数器）,5、

10、74LS193（双时钟可逆计数器）,二进制异步加法计数器 二进制异步减法计数器 二进制异步计数器的级间连接规律 集成二进制异步计数器,五、二进制异步计数器,（一） 二进制异步加法器,电路结构特点： （1）全部由T触发器构成； （2）第一级FF的CP由系统时钟控制，其余各级FF的CP端由前级FF的Q或Q控制。,【例】分析下图所示电路（N=4）,（1）状态方程,1、串行进位方式的二进制异步加法计数器,（2）时序图,（3）状态图,（4）电路特点： 异步二进制（M=16）加法计数器,二进制计数器特点： （1）状态变化符合二进制数的规律； （2）模M（MOD）=2N（N为FF的级数）,逻辑电路图,2、并

11、行进位方式的二进制异步加法计数器,逻辑电路图,特点：1、触发器连接成T型触发器 2、触发器为下降沿触发 3、低位的输出作为相邻高位的时钟信号,3、由下降沿DFF构成的二进制异步加法计数器,逻辑电路图,特点：1、触发器连接成T型触发器 2、触发器为上升沿触发 3、低位输出的反作为相邻高位的时钟信号,4、由上升沿DFF构成的二进制异步加法计数器,构成特点：使用的单元电路是T型触发器,级间连接：a、CP0=CP b、CPi = Qi-1（下降沿触发）,5、二进制异步加法计数器的构成特点和级间连接规律,【例】分析下图所示电路（N=4）,（二） 二进制异步减法计数器,1、二进制异步减法计数器的分析,（1

12、）状态方程,（4）电路特点：异步二进制（M=16）减法计数器,特点：1、触发器为T型触发器 2、触发器为上升沿触发 3、低位的输出作为相邻高位的时钟信号,2、上升沿触发的减法计数器,特点：1、触发器为T型触发器 2、触发器为下降沿触发 3、低位输出的反作为相邻高位的时钟信号,3、下降沿触发的减法计数器,构成特点：使用的单元电路是T型触发器,级间连接：a、 CP0 = CP b、CPi = Qi-1（上升沿触发）,C、CPi = Qi-1 （下降沿触发）,4、二进制异步减法计数器的构成特点和级间连接规律,（三）二进制异步计数器的级间连接规律,1、74LS197（74197）,（四）集成二进制异步

13、计数器,74LS197的功能,异步清零功能 异步置数功能 计数功能 将CP加在CP0端，CP1接0或1， 为二进制计数器 将CP加在CP1端，CP0接0或1， 为八进制计数器 将CP加在CP0端，CP1接Q0， 为十六进制计数器,【例】分析异步计数器。,（五） 一般异步计数器的分析 分析步骤：与同步计数器相同，但需要考虑时钟是否起作用。,电路特点： 异步十进制加法计数器，有自启动能力,练习题：分析下图电路，说明电路特点。,电路特点： 异步五进制加法计数器，有自启动能力,6.3.3 十进制计数器,十进制计数器的状态图及计数容量 分立元件十进制计数器的原理图举例 集成十进制计数器,一、十进制计数器

14、的状态图及计数容量,/1,/1,加法计数器,减法计数器,二、分立元件十进制计数器例图,十进制同步加法计数器,三、集成十进制计数器,同步加法计数器 74LS160（74160） 单时钟同步可逆计数器 74LS190 双时钟同步可逆计数器 74LS192 异步加法计数器 74LS290,1、集成十进制同步加法计数器74LS160,功能： 异步清零功能 同步置数功能 同步计数功能 保持功能,2、集成十进制同步可逆计数器74LS190 （单时钟可逆计数器）,异步并行置数功能 同步加法计数功能 同步减法计数功能 保持功能,3、集成十进制同步可逆计数器74LS192 （双时钟可逆计数器）,功能： 异步清零

15、功能 异步并行置数功能 同步加法计数功能 同步减法计数功能 保持功能,4、集成十进制异步加法计数器74LS290,S9A S9B,Q2 Q1,ROA ROB,Q0 Q3,CP1 CP0,74LS290的状态表,74LS290的功能,清零功能 置9功能 计数功能 CP0=CP CP1=Q0；十进制加法计数器 CP0=CP；二进制计数器 CP1=CP；五进制计数器,6.3.4 N进制计数器,用反馈归零法获取N进制计数器的方法 输出C预置法 用Q输出预置法 计数器容量的扩展方法,一、用反馈归零法获取N进制计数器的方法,（一）方法步骤 写出状态SN的二进制代码 求归零逻辑 画连线图,归零逻辑的求取,0n-1,CR = PN-1 = Q1,应用举例,1、用74161构成八进制计数器,（1）74161的状态表 异步清零方式，8421编码,（2）写出SN的二进制代码 SN=1000,CR = Q1 = Qn3,0n-1,（3）求归零逻辑,应用举例,1、用74161构成十二进制计数器,（1）74161的状态表 异步清零方式，8421编码,（2）写出SN的