《20161219-pcb上pdn设计浅谈报告》由会员分享，可在线阅读，更多相关《20161219-pcb上pdn设计浅谈报告（19页珍藏版）》请在金锄头文库上搜索。
1、PCB上PDS设计浅谈,4416003006 李海涛,1,目录,绪论 PDS原理 电源芯片选型 电源/地层 电源去耦 应用实例 结论,2,1.绪论,随着PCB生产制造工艺不断进步，半导体工艺特征尺寸显著减小，晶体管翻转速度越来越快，信号上升沿时间减小、频率提高，PCB上的EMI问题日益突出。 线性时不变系统、高斯响应下，Tr（ns）和BW（GHz）关系： 在高速PCB设计时，为降低PCB上的电磁干扰EMI（Electromagnetic Interference），电源分配系统PDS（Power Distribution System）的设计很关键。,3,1.绪论,电源分配系统PDS，在PCB
2、上的具体作用如下： 高品质的电源/地设计（低纹波、高PSRR）； 完整的电源/信号低阻抗回流路径（信号的最低阻抗/感抗回流路径）； 瞬态电流响应能力（去耦网络）； 器件散热平台（芯片的powerpad、thermal pad、die、tab）等。 相对于信号完整性设计SI（Signal Integrity），PDS的设计可以归结为电源完整性设计PI（Power Integrity）。,4,2. PDS原理,PDS简化模型，主要有3个部分构成： 电源产生； 电源/地； 电源去耦网络。 在进行PDS设计时，所有考虑都围绕一个核心进行：降低电源噪声。,5,2. PDS原理,噪声来源分析： 电源芯片本
3、身输出电压噪声； 电源芯片对瞬变电流响应能力有限（100kHz）; 电流回流路径上的阻抗/感抗； 降低电源噪声的工作也围绕这3个部分开展。,6,3. 电源芯片选型,PCB上的直流电源芯片，主要从直流开关电源（DC-DC）和LDO中选择。 LDO原理图。 Vo变小，V+将变小，放大器的输出Va也变小，导致MOSFET的阻抗变小，经过同样的电流，MOSFET的压差将变小，于是将Vo变大。,7,3. 电源芯片选型,DC-DC基本原理图。 Vo变大，V+变大，Va变小，Vpwm占空比下降，经过门逻辑之后，Vg1的占空比下降，Vg2的占空比上升，Vp占空比下降，导致Vo变小，于是Vo的上升将被抑制。反之
4、亦然。,8,3. 电源芯片选型,LDO内部结构简单，反馈环路短，噪声小，瞬态响应快。但是电源转换效率低（典型值35%） 。 DC-DC内部结构复杂，反馈环路长，噪声大，且瞬态响应慢。但是电源转换效率高（典型值80%）。,9,4. 电源/地层,理想PCB电源/地阻抗/感抗为0 ohm。 电源/地作为PCB电源回流路径和信号回流路径。 在单层板或者双层板设计时，电源/地走线应该尽可能粗，在多层板设计时，需要设计专门的电源/地层。,10,4. 电源/地层,电源/地还作为电路元器件的散热路径，降低热阻，加速散热。 PCB顶层、底层敷铜。,11,5. 电源去耦,电源去耦网络采用电容并联进行设计，其作用是
5、将电容作为储能器件，在电路元器件需要瞬变电流时，电容快速放电，满足其电流需求。 自谐振频率,12,5. 电源去耦,当电容安装到电路板上后，还会引入额外的寄生参数、杂散参数等，从而引起谐振频率的偏移。在计算时，实际使用的是安装谐振频率。,13,5. 电源去耦,以一个0805封装0.01uF电容为例。C=0.01uF，ESL=0.6nH，安装后增加的寄生电感：Lmount=1.5nH，总的电感L=2.1nH。自谐振频率： 安装后谐振频率：,14,5. 电源去耦,电容在PCB上的摆放位置，理论上是越近电源引脚越好，受限于PCB设计等外部原因，实际上电容的摆放位置只要位于其去耦半径以内就可以了。 以1
6、nF为例，其去耦半径为：,15,多阻值、多个电容组合实现电源去耦示意图,6. 应用实例,设计一款可编程宽带低抖动时钟产生电路。 选用HITTITE公司的HMC1035宽带时钟芯片。 工作电压3.3V，输出频率25MHz-2.5GHz。 通过改变供电电源（分别是LDO和DC-DC），测量输出信号时间抖动。,16,6. 应用实例,在保证电源去耦、电源/地设计的前提下，分析了LDO和DC-DC供电对芯片输出性能的影响。,17,7.结论,PDS在PCB设计中起着至关重要的作用。 采用合适的电源芯片、设计好的电源/地层、做好电源去耦等措施，完善 PCB上的PI设计。 PDS为PCB上的电子元器件提供高品质、低噪声电源电压，使电子元器件工作在最优状态。 良好的PDS设计可以降低PCB上的EMI，提高EMC。,18,谢谢！ 欢迎讨论！,19,
