《hcs12 ect pwm 增强型捕捉定时器模块》由会员分享，可在线阅读，更多相关《hcs12 ect pwm 增强型捕捉定时器模块（46页珍藏版）》请在金锄头文库上搜索。
1、Freescale HCS12 微控制器 MC9S12DP256,2005年8月,Enhanced Capture Timer Module 增强型捕捉定时器模块,Slide 2,ECT 模块结构,一个16位向上带可编程预分频的主计数器. 一个16位的带可编程预分频的模数向下计数器 8个独立的定时器通道，每个通道具备输入捕捉和输出比较功能 4个8位脉冲累加器，也可设置成2个16位脉冲累加器. 通过对寄存器编程可以实现不同的功能,Slide 3,定时器结构,预分频选择 PR2:0,M Clock,1 2 4 8 16 32 64 128,TCNT,15.0,DATA BUS,PIN,R,R,R,
2、R,1 计数器使能 0 计数器禁止,TEN TSWAI TSFRZ TFFCA,TSCR1 -定时器控制寄存器,RST: 0 0 0 0 0 0 0 0,TCNT CLK,.,TEN,B0.B7 B8B15,R = Reserved,$0006,Address Offset $0004, 05,模块时钟,计数器寄存器,脉冲累加器,计时器溢出时，对溢出标志位置位，如允许中断，则向CPU发出中断请求,Slide 4,定时器，预分频，计数器,寄存器:,Slide 5,定时器编程步骤,用途： 产生周期中断 初始化 设定预分频系数 定时器溢出中断使能 定时器使能 中断函数 清标志位 用户自己的代码,vo
3、id ECT_Init(void) TSCR2_PR = 7; /prescale factor is 8, bus clock/128=8Mhz/8 TSCR2_TOI = 1; /timer overflow interrupt enable TSCR1_TEN = 1; /timer enable #pragma CODE_SEG NON_BANKED #pragma TRAP_PROC void Int_TimerOverFlow(void) TFLG2_TOF = 1; /clear timer overflow flag /用户自己的代码 . #pragma CODE_SEG DE
4、FAULT,在PRM文件中，加入 VECTOR ADDRESS 0xFFDE Int_TimerOverFlow,Slide 6,输出比较功能,16位自由运行计数器,16位输出比较寄存器 比如：0x5678 软件可以修改,引脚控制逻辑,中断请求,OCxF,状态标志位置位， 当比较发生时（值相等时）,OCxI,中断屏蔽 (通过软件使能), 共有8个输出比较通道 每个通道有自己的向量表和控制寄存器, 在特定的时刻输出一个信号,当比较寄存器的值和计数 器的值相等时，采取行动 比如：当TCNT=0x5678,TCNT,TOCx,Pin OCx,比较器,相等,置位,OR,OR,清零,翻转,Slide 7
5、,输出比较寄存器,C7F C6F C5F C4F C3F C2F C1F C0F,OM7,OL7,OM6,OL6,OM5,OL5,OM4,OL4,1. TC7 TC0,2. TFLG1,3. TIE,4. TCTL1,比较/捕捉标志位 写 1清除中断状态标志位,比较/捕捉屏蔽位 0 = 屏蔽中断请求 1 = 中断请求允许,输出模式和输出电平 (O7OC0),5. TCTL2,RST: 0 0 0 0 0 0 0 0,$0008,RST: 0 0 0 0 0 0 0 0,RST: 0 0 0 0 0 0 0 0,RST: 0 0 0 0 0 0 0 0,$000C,$000E,$0009,Add
6、ress Offset $0010 - $0011 - - $001E - $001F,- -,C7F C6F C5F C4F C3F C2F C1F C0F,OM3,OL3,OM2,OL2,OM1,OL1,OM0,OL0,FOC7 FOC6 FOC5 FOC4 FOC3 FOC2 FOC1 FOC0,6. CFORC,B7 B6 B5 B4 B3 B2 B1 B0,RST: 0 0 0 0 0 0 0 0,$0001,Slide 8,输出比较, OC7-OC0,中断: 清除中断，对TFLG1 其中的OCxF写1 不要使用位操作 使用OC7-OC0向量表 复位条件： 自由运行计数器(TCNT)
7、被初始化为$0000，并且被禁止 输出比较寄存器被初始化为$0000 捕捉/比较引脚与比较功能断开 中断被禁止 标志位被清零 强制比较位被清零,Slide 9,输出比较, 通道7 OC7 (1 of 2),用途: 1、多个输出比较引脚的控制 2、通过2个输出比较来控制1个引脚，可以输出短脉冲 在每个时钟周期内，输出比较寄存器7和自由运行的计数器进行比较 如果它们的值相等，则： 1、中断标志位被置1 2、输出引脚OC7-OC0的状态被改变 或/和 产生中断 OC7可以影响多个引脚（OC7-OC0） 当OC7和OC7-OC0某个引脚的动作有冲突时，OC7的动作将被执行,Slide 10,输出比较
8、7 (2 of 2),C7I C6F C5F C4F C3F C2F C1F C0F,OC7M7 OC7M6 OC7M5 OC7M4 OC7M3 OC7M2 OC7M1 OC7M0,4. TIE 定时器中断允许使能,5. OC7M - OC7MASK,B7.B0,1 - TC7 -16 位比较寄存器7.,RST: 0 0 0 0 0 0 0 0,RST: 0 0 0 0 0 0 0 0,$0002,$000C,C7F C6F C5F C4F C3F C2F C1F C0F,RST: 0 0 0 0 0 0 0 0,$000E,B7.B0,2. TCNT - 16-位计数器,B15.B0,RST
9、: 00,$0004, $05,B7.B0,3. TFLG1 标志位,OC7D7 OC7D6 OC7D5 OC7D4 OC7D3 OC7D2 OC7D1 OC7D0,6. OC7D - OC7DATA,RST: 0 0 0 0 0 0 0 0,$0003,B7.B0,OC7MASK 根据寄存器的设置，可以控制任意一路或全部输出比较引脚,OC7DATA 当OC7比较事件发生时，引脚的逻辑电平,Slide 11,定时器溢出时电平翻转,TOV7 TOV6 TOV5 TOV4 TOV3 TOV2 TOV1 TOV0,TOVx 定时器溢出时，电平翻转 只有当通道被配置成输出比较时，才有效,Address
10、 Offset $0007,RST: 0.0,1. TTOV -定时器溢出时电平翻转寄存器,$000D,2. TSCR2 定时器系统控制寄存器,RST: 0 0 0 0 0 0 0 0,B7.B0,TOI 0 0 0 TCRE PR2 PR1 PR0,1 定时器由 OC7 比较事件发生来复位 0 定时器自由运行,Slide 12,输入捕捉, IC7-IC0 (1 of 3),用途: 1、测量事件发生的间隔时间 2、对实时时间进行响应 输入捕捉能感应到引脚上的电平的变化 如果发现电平变化，则： 1、计数器的值被保存到到输入捕捉寄存器中，状态标志位被置1 2、如果中断允许，则向CPU发出中断请求,
11、Slide 13,输入捕捉功能,比较/捕捉 单元 16位自由运行计数器,16位输入捕捉锁存器,捕捉发生时，状态位置1,向CPU发出中断请求,Edge,沿选择 检测,ICx,ICxF,ICxI,上升/下降沿,可选中断屏蔽,当外部事件发生时，或外部信号输入发生变化时，记录当前时间,TCNT,TICx,延时 计数器,0 0 0 0 0 0 DLY1 DLY0,Bit 7 6 5 4 3 2 1 0,DLYCT 延时计数器控制寄存器,DLY1:0 - Delay Counter Values 00 = Disabled 01 = 256 M Clocks 10 = 512 M Clocks 11 =
12、1024 M Clocks,Address Offset $0029,注: 如果输入信号电平和跳变之前的电平相反时， 延时计数器在当前时钟计数时刻产生一个脉冲， 它用来去除噪声,OR,OR,应用: ABS 刹车. 雷达测距，发动机,引脚, 共有8个输入捕捉通道 每个通道有自己的向量表和控制寄存器,Slide 14,输入捕捉, IC7-IC0 (2 of 3),B2,B1,B0,EDGxB,输入捕捉沿控制(IC7IC0),EDGxA,ICx EDGE,0 1 0 1,无边沿 ICx 禁止 上升沿 下降沿 任何沿,4. TCTL3,C7F C6F C5F C4F C3F C2F C1F C0F,C7I C6I C5I C4I C3I C2I C1I C0I,2. TFLG1,3. TMSK1,1. TC7 TC0,EDG7B EDG7A EDG6B EDG6A EDG5B EDG5A EDG4B EDG4A,5. TCTL4,EDG3B EDG3A EDG2B EDG2A EDG1B EDG1A EDG0B EDG0A,RST: 0 0 0 0 0 0 0 0,RST: 0 0 0 0 0 0 0 0,RST: 0 0 0 0
