第五章 中央处理机

《第五章 中央处理机》由会员分享，可在线阅读，更多相关《第五章 中央处理机（108页珍藏版）》请在金锄头文库上搜索。

1、内容提纲,5.1CPU功能和组成 5.2指令周期 5.3时序产生器 5.4微程序控制器及其设计 5.5硬连线控制器及其设计 5.6传统CPU 5.7流水CPU 5.8RISC的CPU 5.9多媒体CPU,CPU的功能,取指令： 以PC值为地址，到内存中取指令 修改PC值，使之指向顺序执行的下一指令 执行指令： 控制指令的执行过程：在每个时钟周期，发出正确的控制信号，使计算机各部件协调配合，完成指令的一小步骤 使用运算器进行相关的算术逻辑运算,CPU的基本组成,CPU模型,CPU一个时钟周期的典型操作,寄 存 器,组合逻辑电路,寄 存 器,输出数据,加工数据,存储数据,CLK,通常，一个时钟周期

2、的操作始于读寄存器，止于写寄存器,名词：数据通路,数据从源寄存器出发，经过一系列组合逻辑电路的加工，到达目的寄存器。经过的一系列的功能单元称为数据通路。 A datapath is a collection of functional units, such as ALUs or multipliers, that perform data processing operations. http:/en.wikipedia.org/wiki/Datapath,内容提纲,5.1CPU功能和组成 5.2指令周期 5.3时序产生器 5.4微程序控制器及其设计 5.5硬连线控制器及其设计 5.6传统C

3、PU 5.7流水CPU 5.8RISC的CPU 5.9多媒体CPU,5.2 指令周期,指令周期：取出一条指令并执行该指令的时间。 CPU周期： 长度介于时钟周期与指令周期之间的一种时间单位。一个指令周期包含若干个CPU 周期，一个CPU周期包含若干个时钟周期。一个CPU周期用于执行指令的一大步骤。 通常用内存中读取一个指令字所需的时间做为CPU周期的长度 时钟周期：驱动CPU运行的时钟的周期，最小的时间单位。,模型机的指令周期,模型机的指令周期-MOV,取指周期 执行周期,MOV取指周期,MOV执行周期 (R1)R0,模型机的指令周期-LAD,LAD执行周期 (6)R1,模型机的指令周期-AD

4、D,ADD执行周期 (R1)+(R2)R2,模型机的指令周期-STO,STO执行周期 R2(R3),模型机的指令周期-JMP,JMP执行周期 101PC,用方框图语言表示的指令周期,引入目的主要是为了教学目的（控制器设计） 方法： 指令系统设计（模型机的五指令系统） 方框按CPU周期 方框内内容数据通路操作或控制操作 菱形符号判别或测试 公操作 前边所讲述的5种操作的框图描述,用方框图语言表示的指令周期,P139例1双总线结构机器的数据通路图,微操作信号,ADD R2,R0 SUB R1,R3 画出指令周期流程图,寄存器操作模型,ADD与SUB的指令周期流程图,内容提纲,5.1CPU功能和组成

5、 5.2指令周期 5.3时序产生器 5.4微程序控制器及其设计 5.5硬连线控制器及其设计 5.6传统CPU 5.7流水CPU 5.8RISC的CPU 5.9多媒体CPU,CPU时序的作用,CPU中的控制器用它指挥机器的工作 CPU可以用时序信号/周期信息来辨认从内存中取出的是指令（取指）还是数据（执行）,CPU时序的体制,硬连线控制器，采用主状态周期节拍电位节拍脉冲三级体制 主状态周期：包含多个节拍电位 节拍电位：持续时间为一个CPU周期 节拍脉冲：一个节拍电位包含多个节拍脉冲,CPU时序的体制,微程序控制器，节拍电位节拍脉冲二级体制,一种时序信号产生器的框图,上述时序产生器的信号波形,节拍

6、电位 节拍脉冲,启停控制逻辑,时序控制方式,同步控制方式（时钟同步） 所有指令的指令周期等长。 不定长机器周期。 中央控制于局部控制的结合（大部分操作安排在固定的机器周期内完成，对少数复杂指令采用另外的时序定时） 异步控制方式（没有时钟） 每条指令需要多长时间就占多长时间 联合控制方式 大部分指令在固定的周期内完成，少数难以确定的操作采用异步方式,内容提纲,5.1CPU功能和组成 5.2指令周期 5.3时序产生器 5.4微程序控制器及其设计 5.5硬连线控制器及其设计 5.6传统CPU 5.7流水CPU 5.8RISC的CPU 5.9多媒体CPU,控制器功能示意,控制器在每个CPU周期需要给所

7、有的控制信号赋值，使计算机完成一个步骤的操作。,控制器,IR,PSW,CLK,控制信号（n位）,RST,控制器的实现方式,微程序控制器 将每个CPU周期要送出控制信号预先存储在ROM中（控制存储器CM） 存起来的一组控制信号组合构成一条微指令 执行指令时，每个CPU周期去CM取出恰当的微指令，给控制信号赋值 硬连线控制器 用电路直接生成控制信号,基本概念：微命令,微命令：计算机部件的每个控制信号称为一个微命令。 微操作：执行部件根据微命令产生的操作称微操作。,教材中微程序控制器的时序相关名词,CPU周期：通常包含4个时钟周期 节拍电位信号：持续一个CPU周期的信号，如微命令 节拍脉冲信号：持续

8、一个时钟周期的信号，如T1T4,微指令,微指令：用于指定所有控制信号的取值。每条微指令能控制计算机完成一个CPU周期的操作。 微指令由两大字段构成 操作控制字段 顺序控制字段,微程序,微程序：一条指令对应一段微程序。,一条机器指令对应一个微程序,一条指令的微程序在CM中是顺序存储的吗？,例：简单运算器的数据通路图,简单运算器对应的微指令,微程序控制原理举例,例：十进制数加法指令 4位数据通路,十进制数用8421BCD码表示 数据a,b,常量6已经存放在R1,R2,R3中。 算法：R2=R1+R2+6，若Cy=0则R2=R2-6,CM(16*23b),0000,0001,1111, ,四条微指令

9、（1）,四条微指令（2）,四条微指令（3）,四条微指令（4）,CPU周期与微指令周期的关系,微程序控制器原理图,机器指令与微指令的关系,微操作的相容性,互斥的微操作 无法同时发生的微操作 如前述的R1x，R2x,DRx三个信号是互斥的，用两位编码即可指定三个操作中的一个。 2n位互斥的微操作，在微指令中只需用占用n位的存储空间 相容的微操作 可同时发生的微操作,微指令表示法,直接表示法：控制命令字段中，每一位表示一个微命令 编码表示法：将互斥的微命令编码成一个小字段存放在控制命令字段中（2n个微命令编码成一个n位的小字段），使用时需要用译码器将编码值译码成相应的微命令。 混合表示法：前两种表示

10、法混合使用。,微地址形成方法,计数器方式 顺序执行：uPC=uPC+1 分支执行：从调度表中取出目标地址 多路转移方式 无分支执行：微指令的顺序控制字段给出下一条微指令地址 分支执行：通过“状态条件”位，修改顺序控制字段中的地址,例：多路转移微地址,例：多路转移微地址,微指令格式,例：多路转移微地址,例如： 情况1（P1=1）的16个候选分支地址为(最低4位由IR30决定) 11，0000 00，000100，1111 情况2（P2=1）时的两个候选分支地址为（最低位由C决定） 01，0001，01，0000 如果需要多个这种双分支也是可以安排的 情况3（P3=1）时的四个候选分支地址为（最高

11、两位由IR5,4决定） 00，0000 01，0010 10，0000 11，0000,微指令格式,水平型微指令：一次能定义并执行多个并行操作微命令。 垂直型微指令：由微操作码规定微指令的功能。,微程序控制器及其设计,动态微程序设计：使用可编程的CM，则机器的微程序可增删改，从而使得CPU指令集可改变。,内容提纲,5.1CPU功能和组成 5.2指令周期 5.3时序产生器 5.4微程序控制器及其设计 5.5硬连线控制器及其设计 5.6传统CPU 5.7流水CPU 5.8RISC的CPU 5.9多媒体CPU,硬连线控制器及其设计,内容提纲,5.1CPU功能和组成 5.2指令周期 5.3时序产生器

12、5.4微程序控制器及其设计 5.5硬连线控制器及其设计 5.6传统CPU 5.7流水CPU 5.8RISC的CPU 5.9多媒体CPU,Intel 8088,内部结构16位：16位四则运算指令 外部数据总线8位 20位地址线,IBM370,内容提纲,5.1CPU功能和组成 5.2指令周期 5.3时序产生器 5.4微程序控制器及其设计 5.5硬连线控制器及其设计 5.6传统CPU 5.7流水CPU 5.8RISC的CPU 5.9多媒体CPU,并行处理技术,并行性的两种含义： 同时性 ：指两个以上事件在同一时刻发生； 并发性 ：指两个以上事件在同一时间间隔内发生。 计算机的并行处理技术概括起来主要

13、有以下三种形式 时间并行：让多个部件同时运行，每个部件执行一条指令的相应步骤。时间并行性概念的实现方式就是采用流水处理部件。 空间并行：指硬件资源重复。空间并行技术主要体现在多处理器系统和多计算机系统。 时间并行+空间并行,流水计算机的系统组成,三大部件：指令部件、指令队列、执行部件。 指令部件由指令流水线构成：取指令、指令译码、计算操作数地址、取操作数 指令队列：先进先出的寄存器栈，由若干个过程段组成流水线。 执行部件：可具有多个算术逻辑运算部件，这些部件本身又由流水线构成。,流水CPU的时空图,设一条指令的执行分成四个过程段,流水CPU的时空图,非流水计算机的时空图,流水CPU的时空图,流

14、水计算机的时空图,流水CPU的时空图,超标量流水计算机的时空图 超标量：CPU具有多条指令流水线，同一时钟周期可完成多条指令。,流水线分类,计算机系统可在不同的并行层次上采用流水线技术，常见的形式有 指令流水线：指指令步骤的并行。将指令流的处理过程划分为取指令、译码、执行、写回等几个并行处理的过程段。 算术流水线：指运算操作步骤的并行。如流水加法器、流水乘法器、流水除法等。 处理机流水线：又称为宏流水线，是指程序步骤的并行。由一串级联的处理机构成流水线的各个过程段，每台处理机负责某一特定的任务。,流水线技术的主要问题,流水过程中通常会出现以下三种相关冲突，使流水线断流。 资源相关 数据相关 控

15、制相关,资源相关,资源相关是指多条指令进入流水线后在同一机器时钟周期内争用同一个功能部件所发生的冲突。 假定一条指令流水线由五段组成。由下表可以看出，在时钟4时，I1与I4两条指令发生争用存储器资源的相关冲突,资源相关,解决上例中资源相关冲突的办法： 一是第I4条指令停顿一拍后再启动； 二是增设一个存储器，将指令和数据分别放在两个存储器中。,数据相关,在一个程序中，如果必须等前一条指令执行完毕后，才能执行后一条指令，那么这两条指令就是数据相关的。 如： ADD R1, R2, R3 SUB R4, R1, R5 AND R6, R1, R7,数据相关,数据相关的三种形式 RAW(Read Af

16、ter Write)：先后两条指令对同一个“存储单元”先写后读，若后一条指令在前一指令写之前读取该“存储单元”，则出现冲突。 WAR(Write After Read)：先后两条指令对同一个“存储单元”先读后写，若后一条指令在前一指令读之前写该“存储单元”，则出现冲突。 WAW(Write After Write)：先后两条指令写同一个“存储单元”，若后一条指令在前一指令写之前写该“存储单元”，则出现冲突。,数据相关,【例4】流水线中有三类数据相关冲突：写后读相关（RAW）；读后写相关（WAR）；写后写相关（WAW）。判断以下三组指令各存在哪种类型的数据相关。 (1) I1: ADD R1，R2，R3 ；(R2) + (R3)-R1 I2: SUB R4，R1，R5 ； (R1) - (R5)-R4 (2) I3: STA M(x)，R3 ； (R3)-M(x) I4: ADD R3，R4，R5 ；(R4)+(R5)-R3 (3) I5: MUL R3，R1，R2 ；(R1)