《数字电子技术第五章讲义》由会员分享，可在线阅读，更多相关《数字电子技术第五章讲义（62页珍藏版）》请在金锄头文库上搜索。
1、1,第五章 触发器,内容介绍,本章介绍具有记忆功能的基本逻辑单元触发器，重点介绍各触发器的结构、工作原理、动作特点，以及触发器从功能上的分类及相互间的转换。,首先从组成各类触发器的基本部分SR锁存器入手，介绍触发器的结构、逻辑功能、动作特点，在基础上介绍JK触发器、D触发器、T触发器等，给出触发器的描述方程。,本章重点是各触发器的功能表、逻辑符号、触发电平、状态方程的描述等。,2,第一节 SR锁存器,电路结构与工作原理,动作特点,概述,3,下页,返回,触发器：能够存储1位二值信号的基本单元电路。,触发器必须具备的两个基本特点： 具有两个能自行保持的稳定状态，用来表示逻辑状态的 0 和 1 ，或
2、二进制数的 0 和 1 。 2. 根据不同的输入信号可以置成 1 或 0 状态。,一、概述,上页,4,下页,返回,上页,1. 根据电路结构形式的不同分为： 基本RS触发器、同步RS触发器、主从触发器、 维持阻塞触发器、CMOS边沿触发器。 根据逻辑功能的不同分为： RS触发器、 JK触发器、 T触发器、 D触发器。 根据存储数据的原理不同分为: 静态触发器和动态触发器。,触发器的分类：,二、 SR锁存器电路结构与工作原理,SR锁存器（又叫基本RS触发器）是各种触发器构成的基本部件，也是最简单的一种触发器。它的输入信号直接作用在触发器，无需触发信号。,1.由或非门构成：,6,工作原理,a . R
3、D0，SD1,Q0,SD1,Q1,b . RD1，SD0,Q0,RD1,Q 1,锁存器的1态,锁存器的0态,置位端或置1输入端,复位端或置0输入端,7,c . RD0，SD0,Q*0,Q * 1,若Q0,Q-原态，Q*-新态,Q*1,Q * 0,若Q1,Q*Q 保持原态,8,d . RD1，SD1,QQ = 0，为禁态，也称为不定态，即RD和SD同时去掉高电平加低电平，输出状态不定，故输入端应该遵循 RDSD0,1,1,0,0,其特性表如表5.2.1所示,9,下页,返回,上页,因为触发器的新状态Q*（也叫做次态）不仅与输入状态有关， 而且与触发器原来的状态Q（也叫做初态）有关， 所以把Q也作为
4、一个变量列入了真值表，并将Q称为状态变量, 这种含有状态变量的真值表叫做触发器的特性表（功能表）。,10,2.由与非门构成：,功能表如表5.2.2所示,11,下页,返回,上页,例5.1.1已知基本RS触发器输入信号的波形， 画出输出信号波形。,12,返回,三、 动作特点,输入信号在全部作用时间里， 即SD或RD为1的全部时间里， 都能直接改变输出端的状态， 这就是基本RS触发器的动作特点。 SD叫做直接置位端。 RD叫做直接复位端。,上页,13,第二节 电平触发的触发器,电路结构与工作原理,电平触发方式的动作特点,14,在数字系统中，常常要求某些触发器在同一时刻动作，这就要求有一个同步信号来控
5、制，这个控制信号叫做时钟信号（Clock），简称时钟，用CLK表示。这种受时钟控制的触发器统称为时钟触发器。,一、电路结构与工作原理,图5.3.1所示为电平触发SR触发器（同步SR触发器）的基本电路结构及图形符号。,基本SR锁存器,输入控制门,只有在CLK1时， SR才能起作用,二、工作原理,1. CLK0,此时门G3和G4被封锁，输出为高电平。,0,对于由G1和G2构成的SR锁存器，触发器保持原态，即Q * = Q,1,1,2. CLK1,此时门G3和G4开启，触发器输出由S 和R决定。,a. S=0 , R=0,1,0,0,1,1,Q * = Q,16,b. S=0 , R=1,0,1,1
6、,1,0,1,0,Q * = 0,c. S=1 , R=0,1,1,0,1,0,1,0,Q * = 1,d. S=1 , R=1,1,1,1,0,0,1,1,Q * = Q *= 1(禁态）,17,其功能如表5.3.1所示,无小圆圈表示高电平有效,18,下页,返回,上页,在某些应用场合，有时需要在有效电平到达之前预先将触发器置成指定的状态。 为此，在实用的电路上往往还设置有异步置1输入端和异步置0输入端。,异步置位端,异步复位端,当CLK0情况下，S D0， R D1，Q1； S D1， R D1，Q0。不用设置初态时， S DR D1,小圆圈表示低电平有效,19,下页,返回,上页,二、电平触
7、发方式的动作特点,如果CLK=1期间内输入信号多次发生变化，则触发器的状态也会发生多次翻转，这降低了电路的抗干扰能力。,1、在CLK1期间，S和R的信号都能通过引导门G3和G4门，从而引起SR锁存器的变化，从而使得触发器置成相应的状态；,2 、在CLK1的全部时间里S和R的变化都将引起触发器输出端状态的变化。,这种在CLK由“0”到“1”整个正脉冲期间触发器动作的控制方式称为电平触发方式。,20,下页,返回,上页,例5.2.1 已知电平触发SR触发器的输入波形如图所示，画出 Q和Q端的电压波形。假定触发器的初始状态为Q=0。,21,下页,返回,上页,数据输入端,控制端,为了适应单端输入信号的需
8、要，有时将S通过反相器接到R上，这就构成了电平触发的D触发器。,此电路称为D锁存器，其特点是在CLK的有效电平期间输出状态始终跟随输入状态变化，即输出与输入状态相同。,22,下页,返回,上页,在CMOS电路中，经常利用CMOS传输门组成电平触发D触发器。,因为在CLK的有效电平期间输出状态始终跟随输入状态变化，输出与输入的状态相同，所以又将这个电路称为“透明的D型锁存器”。,23,返回,例5.2.2 若用CMOS传输门组成的电平触发D触发器的CLK和输入端D的电压波形如右图中所给出，画出Q和Q端的电压波形。假定触发器的初始状态为Q=0,上页,24,第三节 脉冲触发的触发器,电路结构和工作原理,
9、脉冲触发方式的动作特点,25,下页,返回,一、电路结构与工作原理,上页,为了提高触发器工作的可靠性，希望在每个CLK周期里输出端的状态只能改变一次，为此设计出了脉冲触发的触发器。,1. 主从SR触发器,26,下页,返回,上页,工作原理:,在CLK1时，主触发器按S、R变化，而从触发器保持状态不变；,在CLK由1 0（下降沿），主触发器保持，从触发器随主触发器的状态翻转，故在CLK的一个周期内，触发器的输出状态只可能改变一次,27,下页,返回,上页,主从SR触发器的特性表,28,下页,返回,上页,由于输出状态的变化发生在CLK信号的下降沿， 所以主从RS触发器属于CLK下降沿动作型。,小圆圈表示
10、CLK下降沿动作,输入信号仍需遵守约束条件 SR = 0。,在CLK的一个变化周期中触发器的输出状态只可能改变一次， 克服了同步触发器CLK =1期间输出状态可能多次翻转的问题。,表示延迟输出,29,例5.4.1 图5.4.3为主从型SR触发器输入信号波形，试画出输出端Q 和Q 的波形，设初态为“0”。,解：其输出波形如图5.4.4所示,30,下页,返回,上页,J= 1 , K= 0 , CLK下降沿时触发器置 1。 J= 0 , K= 1 , CLK下降沿时触发器置 0。 J= K= 0 , 触发器保持原状态不变。 J= 1, K= 1, CLK下降沿时触发器翻转。,2. 主从JK触发器,3
11、1,下页,返回,上页,主从JK触发器特性表,32,下页,返回,上页,在有些集成电路触发器产品中，输入端J和 K不只一个。在这种情况下， J1和 K1、 J2和 K2是与的逻辑关系 。,33,下页,返回,上页,例5.3.1在主从JK触发器电路中，若CLK、J、K的波形如图所示，试画出Q、 Q端对应的电压波形。假定触发器的初始状态为Q=0。,34,下页,返回,上页,触发器的翻转分两步动作。,二、脉冲触发方式的动作特点,第一步，在CLK=1期间主触发器接收输入端的信号，被置成相应的状态，而从触发器不动； 第二步，CLK下降沿到来时从触发器按照主触发器状态翻转，所以Q、Q状态的变化发生在CLK的下降沿
12、（若CLK以低电平为有效信号，则Q、Q状态的变化发生在CLK的上升沿）。,2. 因为主触发器本身是一个电平触发SR触发器，所以在CLK=1的全部时间里输入信号都将对主触发器起控制作用。,35,返回,在CLK=1期间主触发器只有可能翻转一次， 一旦翻转了就不会翻回原来的状态。 只在CLK=1的全部时间里输入状态始终未变的条件下，,注意事项：,用CLK下降沿到达时输入的状态决定触发器的次态才肯定是对的。,否则必须考虑CLK=1期间输入状态的全部变化过程，,才能确定CLK下降沿到达时触发器的次态。,上页,36,第四节 边沿触发的触发器,电路结构和工作原理,边沿触发方式的动作特点,37,下页,返回,上
13、页,一、电路结构和工作原理,为了提高触发器的可靠性，增强抗干扰能力，希望触发器的次态仅仅取决于CLK信号的下降沿（或上升沿）到达时刻输入信号的状态。而在此之前和之后输入状态的变化对触发器的次态没有影响。 为实现这一设想，人们相继研制成了各种边沿触发的触发器电路。 目前已用于数字集成电路产品中的边沿触发器电路有用两个电平触发D触发器构成的边沿触发器、维持阻塞触发器、利用门电路传输延迟时间的边沿触发器等几种较为常见的电路结构形式。,38,下页,返回,上页,1. 用两个电平触发D触发器组成的边沿触发器,39,下页,返回,上页,CMOS边沿触发D触发器的特性表,输入信号是以单端 D 给出的， 所以这种
14、触发器叫做 D 触发器。,40,下页,返回,上页,带异步置位、复位端的CMOS边沿触发D触发器,异步复位端,异步置位端,41,下页,返回,上页,2. 维持阻塞触发器,置0阻塞线,置1维持线,置1阻塞线,置0维持线,42,下页,返回,上页,置0阻塞线,维持阻塞结构D触发器,置1维持线,置0维持线 置1阻塞线,43,下页,返回,上页,带异步置位、复位端和多输入端的维持阻塞D触发器,44,下页,返回,上页,3. 利用门电路传输延迟时间的边沿触发器,SR锁存器,输入 控制门,输入控制门G7、G8的传输延迟时间大于SR锁存器的翻转时间。,45,下页,返回,上页,利用门电路传输延迟时间的边沿触发器的特性表
15、,46,下页,返回,上页,例5.4.1 在维持阻塞结构边沿触发D触发器电路中，若D端和CLK的电压波形如图所示，试画出Q端的电压波形。假定触发器的初始状态为Q =0。,CLK,D,Q,Q,O,O,O,O,t,t,t,t,47,返回,二、 边沿触发方式的动作特点,触发器的次态仅取决于时钟信号的上升沿（也称为正边沿）或下降沿（也称为负边沿）到达时输入的逻辑状态， 而在这以前或以后，输入信号的变化对触发器输出的状态没有影响。 这一特点有效地提高了触发器的抗干扰能力，因而也提高了工作可靠性。,下页,上页,48,第五节 触发器的逻辑功能及其描述方法,触发器按逻辑功能的分类,触发器的电路结构与逻辑功能的关
16、系,下页,总目录,推出,49,返回,一、触发器按逻辑功能的分类,1. SR触发器,凡在时钟信号作用下， 逻辑功能符合以下特性表所规定的逻辑功能者， 叫做RS触发器。,下页,上页,50,下页,返回,上页,RS触发器输入、输出波形图,51,下页,返回,上页,2. JK触发器,凡在时钟信号作用下， 逻辑功能符合以下特性表所规定的逻辑功能者， 叫做JK触发器。,特性方程,52,下页,返回,上页,JK触发器输入、输出波形图,53,下页,返回,上页,3. T触发器,当T = 1时,特性方程,54,下页,返回,上页,CP,T触发器输入、输出波形图,55,下页,返回,上页,4. D触发器,凡在时钟信号作用下, 逻辑功能符合以下特
