《emc设计剖析》由会员分享，可在线阅读，更多相关《emc设计剖析（181页珍藏版）》请在金锄头文库上搜索。
1、,电磁兼容设计 美国易科认证集团,教材:1.电磁兼容设计实践,白同云 编著,中国电力出版社出版, 2007年 2.电磁兼容设计,白同云 吕晓德编著, 北京邮电大学出版社出版, 2001年 3.电磁干扰与兼容，白同云 赵姚同编著，国防科技大学出版社 出版，1991年 E-mail: cattbai cattbai bty,EMC高级顾问 白同云教授,一 摩尔定律对电磁兼容的挑战,1.1 摩尔定律 Moores Law,第一块平面集成电路发明仅4年的时间，1965年4月Intel公司的创始人之一摩尔（Goodon E. Moore）作出了一个著名的预测,并于1970年得到证实；这个预测就是摩尔定律
2、. 摩尔定律：集成电路的集成度每三年增长四倍，特征尺寸每三年缩小四倍，或逻辑密度每18个月翻一番.这就是著名的摩尔定律。 这个定律指导着四十多年来的集成电路发展，并继续支持着微电子技术的发展。,2000年Pentium 4 Processor 版图 42,000,000晶体管数目 预测2015年intel微处理器能在1平方英寸模板上集成200亿至300亿个晶体管.,特征尺寸趋势,目前已从90nm向65nm过渡，而且继续向45nm，32nm，甚至更小过渡。,摩尔定律最早指出了电子产品的发展方向更小、更快、更低的成本、更短的面市周期. 电子产品的发展受到这个经典法则的制约.现在，终端用户的要求,迫
3、使所有电子 产品供应商一定要遵循这个定律。,Time to Market面市周期,产品开始设计到进入市场的时间周期。 面市周期已经成为激烈的市场竞争中的一个重要指标。,摩尔定律预示: 电磁兼容问题将以指数规律迅速增长.,电磁干扰三要素,骚扰源,耦合途径,敏感器件,21世纪是电子产品的新世纪。缩短设计周期意味着产品必须能做到首件工作正常。我们已经不再可能执行多次产品创建、测试、再设计的循环过程了.。如果电磁兼容性问题不能从产品开始研发到设计完成前认真加以解决，产品将无法正常工作。 企业为了保持竞争性，必须做好电磁兼容设计。影响研发进度并造成产品交货推迟，就是企业付出的最昂贵的代价。,能解决电磁兼
4、容设计的工程师将会决定未来.,1.2电磁兼容设计的目的 (1) 随着现代科技的发展，电气及电子设备的数量 及种类不断增加，使电磁环境日益复杂。 在这种复杂的电磁环境中，如何减少相互间的 电磁骚扰： 使各种设备能正常运转。 减轻恶劣的电磁环境对人类及生态产生不良的 影响。 电磁兼容学正是为解决这类问题而迅速发展起 来的一门新兴学科。, 产品的各个模块可以共存，不致引起相互骚扰 产品能够通过电磁兼容试验,1.3电磁骚扰及其危害,（电磁）发射（electromagnetic) emission: -“从源向外发出电磁能的现象”。 （性能）降低degradation (of performance):
5、 - “装置、设备或系统的工作性能与正常性能 的非期望偏离”。 电磁骚扰electromagnetic disturbance: -“任何可能引起装置、设备或系统性能降低 或对有生命或无生命物质产生损害作用的 电磁现象。 注：电磁骚扰可能是电磁噪声、无用信号 或传播媒介自身的变化”。 电磁干扰electromagnetic interference: -“电磁骚扰引起的设备、传输通道或系统性 能的下降”。,1.4 电磁兼容,电磁兼容EMC（Electromagnetic compatibility), 对于设备或系统的性能指标来说， 直译为“电磁兼容性” 但作为一门学科来说， 应该译为“电磁兼
6、容”。 国家标准GB/T4365-1995电磁兼容术语对电磁兼容所下的定义为“设备或系统在其电磁环境中能正常工作且不对该环境中任何事物构成不能承受的电磁骚扰的能力。” 该标准等同采用IEC60050（161）。 电磁兼容是研究在有限的空间、有限的时间、有限的频谱资源条件下，各种用电设备（分系统、系统；广义的还包括生物体）可以共存并不致引起降级的一门科学。,EMC,EMI,EMS,CE,RE,CS,RS,Susceptibility,Emission,电磁兼容性是电子设备或系统的主要性能之一. 电磁兼容设计是实现设备或系统规定功能、使系统效能得以充分发挥的重要保证。 必须在设备或系统功能设计的同
7、时,进行电磁兼容设计. 目前,电子设备或系统设计的重点已由逻辑设计和功能设计转移到电磁兼容设计上来了.,1.5 电磁兼容性的重要性,1.6 必须走出 “测试修改法”的怪圈 正确运用系统设计法(评估 预测 分析 设计),效/费,成本,设计 研发 产品 市场,阶段,EMC设计的效费比EMC介入时间与成本的关系,在进行电磁兼容设计时，可根据所采取的措施在实现电磁兼容时的重要性，分层依次进行设计。 例如，第一层为有源器件的选型和印制板设计。 第二层为接地设计。 第三层为屏蔽设计。 第四层为滤波设计和瞬态骚扰抑制. 并且在每一层进行接地、屏蔽和滤波的综合设计和软件抗骚扰。这称为“分层与综合设计法”。,1
8、.7.电磁兼容设计的方法,产品的电磁兼容性是靠 电磁兼容设计获得的,二 有源器件的选型 与 PCB设计,在电子设备或系统的EMC设计中, 关键是有源器件的正确选型和 印制电路板(PCB)设计。 它是分层与综合设计法的第一层。,越接近EMI源和敏感源,实现EMC所需成本就越低.芯片是主要的EMI源和敏感源,深入了解这个机理,掌握芯片的封装类型,偏置电压和工艺技术,准确选择芯片,是EMC设计的首要步骤.,2.1 电磁敏感度特性,模拟器件的灵敏度和带宽是评价电磁敏感度特性最 重要的参数，灵敏度越 高，带宽越大，抗扰度越差 模拟器件的带内敏感度特性取决于灵敏度和带宽。带外敏感度特性用带外抑制特性表示.
9、,逻辑器件: 带内敏感度特性 取决于噪声容限或噪声抗扰度.带外敏感度特性用带外抑制特性表示.,噪声容限即叠加在输入信号上的噪声最大允许值， 噪声抗扰度可表示为：,各种逻辑器件族单个门的典型特性,集成电路电磁兼容试验标准:IEC61967集成电路电磁发射 IEC62132集成电路电磁抗扰度 “ IEC62132标准：集成电路电磁抗扰度 包括以下5部分： 1， 通用条件和定义； 2，辐射抗扰度测量方法-横电磁波室法（TEM Cell）； 3，传导抗扰度测量方法-电流注入法（BCI）； 4，传导抗扰度测量方法-直接激励注入法（DPI）； 5，传导抗扰度测量方法-WFC（Workbench Farad
10、ay Cage）法。 IEC61967标准：集成电路电磁辐射 频率150kHz1GHz 包括以下6个部分： 1， 通用条件和定义； 2，辐射发射测量方法-横电磁波室法（TEM Cell） ； 3，辐射发射测量方法-表面扫描法； 4，传导发射测量方法-1/150直接耦合法； 5，传导发射测量方法-WFC (Workbench Faraday Cage）方法； 6，传导发射测量方法-探针法。,2.2 有源器件的电磁发射特性 电子噪声主要来自设备内部的元器件。 包括热噪声、散弹噪声、1/f噪声和天线噪声等. 逻辑器件的电磁骚扰发射包括传导骚扰和辐射骚扰 *传导骚扰可通过电源线、信号线、接地线等金属导
11、线传输； *辐射骚扰可由器件辐射或通过充当天线的互连线进行辐射。,辐射发射与f 2成正比,传导发射与 f 成正比. 凡是有骚扰电流经过的导线都会产生辐射发射,逻辑器件是一种骚扰发射较强的最常见的宽带骚扰源.器件翻转时间 tr 越短，对应逻辑脉冲所占频谱越宽。 BW=1/tr 实际辐射频率范围可能达到BW的十倍以上. 在保证电路性能要求的前提下,应尽量选用tr长,功耗低,集成度高的逻辑器件.,各种逻辑器件族单个门的典型特性,2.3 I 噪声电流和瞬态负载电流是传导骚扰和辐射骚扰的 初始源 1. I 噪声电流的产生和危害 当数字集成电路在加电工作时，它内部的门电路将会发生 “0”和“1”的变换。在
12、变换的过程中，该门电路中的晶体管 将发生导通和截止状态的转换，会有电流从所接电源流入门电 路，或从门电路流入地线，这个变化的电流就是I噪声的源， 亦称为I噪声电流。 由于电源线和地线存在一定的阻抗，其电流的变化将通过 阻抗引起尖峰电压，并引发其电流电压的波动，这个电源电压 的变化就是I噪声电压，会引起误操作，并产生传导骚扰和辐 射骚扰。因为I噪声电压和I噪声电流会产生电场和磁场,其最高频率就是发射带宽.,设： I=4mA，tr=2ns, L=500nH 则： 1 3 CS 2 4 L,Vcc,设驱动线对地电容与驱动门输入电容之和为Cs，平时被 充电，其值为电源电压。门1由高电位翻转为低电位时，
13、 放电电流即： 当典型输出翻转电压为3.5V，翻转时间为3ns时，设单面 板上驱动线长度为5cm，门电路共5个端口，每个端口输 入电容为510-12 f/门，则瞬态负载电流为： IL=（5cm0.3pF/cm+55pF/门）3.5V/3ns=30mA 3. 瞬态负载电流IL与I噪声电流的复合,2.瞬态负载电流,Transient Currents Drawn by a Gate Off the Power Distribution Bus,电路1,电路2,电 源,地线感抗,i1+i2,i1,i2,共电源阻抗耦合,电源线感抗,引线电感造成的危害:电磁骚扰及其传播和引起电源电压下降.,随着Vcc不
14、断减小和I噪声电流和瞬态负 载电流的不断增大,目标阻抗也随之大大降低: 年份 Vcc(V) I+IL(A) 目标阻抗(m) 1990 5.0 1.0 250 1993 3.3 3.0 54 1996 2.5 12 10 1999 1.8 50 1.8 2002 1.2 150 0.4,2.4.掌握IC设计和封装特性抑制EMI IC封装也是产生电磁骚扰的原因之一. IC封装包括芯片,内部PCB以及焊盘.直接影响IC封装的电容和电感.目前,BGA(球栅阵列封装)具有最小的电容和电感.EMI可抑制到最小. 随着全球IC技术的发展,封装已进步到CSP(Chip Size Package),已做到裸芯片
15、有多大,封装就多大.,封装是指安装半导体集成电路芯片用的外壳,它不仅起着安放,固定,密封,保护芯片和增强电热性能的作用,而且还是沟通芯片内部世界与外部电路的桥梁-芯片上的接点用导线连接到封装外壳的引脚上,这些引脚又通过印制板上的导线与其它器件建立连接.衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比,这个比值越接近1越好.封装技术已经历了好几代的变迁: 一, DIP(Dual In-line Package)封装: 70年代流行的双列直插封装,其芯片面积/封装面积=1:86,离1相差很远,说明封装效率很低. 二, 芯片载体封装 :80年代出现了芯片载体封装,有陶瓷无引线芯片载体LCCC(LeadlessCeramicChipCarrier),塑料有引线芯片载体PLCC
