《集成电路封装高密度化与散热问题》由会员分享，可在线阅读，更多相关《集成电路封装高密度化与散热问题（10页珍藏版）》请在金锄头文库上搜索。
1、集成电路封装高密度化与散热问题集成电路封装高密度化与散热问题作者：曾理，陈文媛，谢诗文，杨邦朝（电子科技大学微电子与固体电子学院 成都 610054） 1 引言 数字化及网络资讯化的发展，对微电子器件性能和速度的需求越来越高，高阶电子系统产品，如服务器及工作站，强调运算速度和稳定性，而 PC 机和笔记本电脑对速度及功能需求也不断提高，同时，个人电子产品，如便携式多媒体装置、数字影像装置以及个人数字处理器（PDA ）等的显著需求，使得对具有多功能轻便型及高性能电子器件的技术需求越来越迫切。此外，半导体技术已进入纳米量级，可在 IC 芯片上制造更多的晶体管，也使得摩尔定律能继续维持，基于轻便而需整
2、合功能的需求，IC 设计技术上，目前也朝着系统单芯片（SOC）方向发展。 另一方面，从 IC 封装技术的发展来看，也朝向精密及微型化发展，由早期的插入式封装到表面贴装的高密度封装、封装体与印制电路板的连结由侧面的形式逐渐发展成为面阵列形式，芯片与封装的连结也由丝悍形式发展为面阵列形式的倒装芯片封装，而 IC 封装也朝向 SIP 发展，然而，在此发展趋势中，最大的障碍之一来自于热。热主要是由 IC 中晶体管等有源器件运算时所产生的，随着芯片中晶体管的数目越来越多，发热量也越来越大，在芯片面积不随之大幅增加的情况下，器件发热密度越来越高，过热问题已成为目前制约电子器件技术发展的瓶颈，以 CPU 为
3、例，其发热量随着速度的提高而逐渐增加，目前已达 115W 以上，相对的发热密度也大幅度增加。 为顺应热的挑战，CPU 的封装形式也在不断变化，以寻求更佳的散热形式，而散热模块所采用的强制空气冷却器也不断改进设计提高性能，然而由于发射量的不断提高，与之相匹配的散热技术却未及时赶上，使得 CPU的发展逐渐面临重大的瓶颈，终于促使 Intel 等公司不得不从设计上转变或牺牲某些附加功能而非一味追求运算频率的提高，另一方面，即使是存储模块也逐渐面临热的问题，根据 ITRS 预估：2006 年每只 DRAM 的发热量将从 1W 左右增加到 2W，为了扩大存储模块容量，目前许多公司开始采用 3D 堆叠形式
4、的封装，虽然提高了芯片的应用效率，但也使热的问题越来越显著，据统计，由热所引起的失效约占电子器件失效的一半以上。温度过高除了会造成半导体器件的损毁，也会造成电子器件可靠性降低及性能下降，对于热问题的解决，必须寻求由封装级、PCB 级到系统级的综合解决技术方案。由于封装级进行散热设计，不但效果最显著而且成本也最少，因此，封装级的散热设计更显得非常重要。 2 SIP 发展及其散热问题 SIP 技术是目前 IC 封装发展的必然趋势，SIP 和 SOC 的概念不同，SOC 是以 IC 前端制造技术为基础。而 SIP则是以 IC 后段制造技术为基础，SOC 又称系统单芯片、具有功耗小、性能高及体积小等优
5、点，系统单芯片在集成不同功能芯片时，芯片制造上尚面临着一些有待克服的问题，其技术发展目前尚不完全成熟，产业的投入风险较高，因此产生了 SIP 的概念，目前对 SIP 的定义仍有许多不同的说法，SIP 的广义定义是：将具有全部或大部分电子功能，可能是一系统或子系统也可能是组件，封装在同一封装体内，如图 1 所示，在本质上，系统级封装不仅是单芯片或多芯片的封装，同时可含有电容、电阻等无源器件，电子连接器、传感器、天线、电池等各种元件，他强调功能的完整性，具有更高的应用导向性。 目前，SIP 的形式可说是千变万化，就芯片的排列方式而言，SIP 可能是 2D 平面或是利用 3D 堆叠，如图2（a）所示
6、，或是多芯片封装以有效缩减封装面积，如图 2（b）所示；或是前述两者的各种组合，如图2（c）所示，和多芯片模组封装的定义不大相同，其内部结合技术可以是单纯的丝线接合，也可使用倒装芯片接合，也可以两者混用，甚至还有用 TAB 或其他的芯片级内部连接，或是上述方式的混合，更广义的 SIP 还包含了内埋置无源器件或有源器件的功能性基板结构，以及包含光电器件集成为一体的设计等。 由 SIP 结构所产生的散热问题大致有以下几点： 1）芯片堆叠后发热量将增加，但散热面积并未相对增加，因此发热密度大副提高； 2）多芯片封装虽然仍保有原散热面积，但由于热源的相互连接，热耦合增强，从而造成更为严重的热问题； 3
7、）内埋置基板中的无源器件也有一定的发热问题，由于有机基板或陶瓷基板散热不良，也会产生严重的热问题； 4）由于封装体积缩小，组装密度增加，使得散热不易解决，因此需要更高效率的散热设计。 评估 IC 封装热传导问题时，一般采用热阻的概念，由芯片表面到环境的热阻定义如下： 其中 Tj 是芯片界面温度，Ta 是环境温度，P 是发热量。 热阻大表示器件传热阻抗大，热传困难，因此较容易产生热的问题，热阻小的表示器件传热较容易，因此散热问题较小，除了几个不同热阻值的定义之外，还有热传特性参数等定义，了解不同热阻的定义及用途，对于电子热传设计非常重要，不同热阻组成的热阻网络，可分析器件热传特性。 分析 SIP
8、 封装时，两类重要的结构特性分别是 3D 堆叠芯片封装及多芯片封装，对散热都有显著的影响，在传热分析上和单芯片封装的概念是相同的，都可以用热阻网络来解析，3D 芯片堆叠封装或多芯片封装则较为复杂。以散热路径来看，封装中芯片产生的热主要分成向上和向下两部分，向上部分的热会透过封装上表面传递到环境空间，向下的热则是透过 PCB 或陶瓷基板传递到环境空间。在自然对流条件下可假设封装产生的热大部分都往下传，因此向上的热阻路径可以忽略，对于 3D 芯片堆叠而言，热源是以串联方式增加，因此器件发热密度相应增如，图 3（a）所示，而多芯片封装则有不同的热阻网络架构，并联的热源使发热密度大幅度增加，如图 3（
9、b）所示，分析结果显示，对相同发热量的芯片而言，堆叠芯片封装中越下方的芯片越低，而多芯片封装中相同尺寸的芯片温度会比较接近。 对于 SIP 封装而言，若要从内部传出热量，必须缩短传热路径或减少路径中的热阻。这可通过由改变布局设计或是封装结构实现，也可由增加材料热传性能来实现，另外则可由外加均热片或散热片来降低热源的集中，以图 4 的例子而言，当环境对流明显时，可把产生最热的芯片放置在最外面的内插板上来增加和空气接触的面积，或者通过提高内插板的热传导系数，甚至使用较薄的内插板和芯片，可以降低热阻和增强封装结构热的性能，此外也可使用散热通道来降低芯片表面到空气的热阻。 对于 SIP 热传而言，如果
10、使用有机材质的基板，则其热传导性很低，因此热阻很大，基板的散热设计就显得相对重要，可通过增加铜箔层或是散热通孔来增强效果。对于 SIP 的热传问题，目前的相关研究并不多，例如图5 是 Amkor 公司开发的利用两个芯片 SIP 的封装技术的 DC-DC 变换器的结构，在散热设计上利用陷入阵列（Land Grid Array；LGA ）的封装结构。在热通孔里镀上铜（Cu）以加强基底的热传散热效果，进而得到较高的热性能，由图 6 的 ANYSY 热传分析解决显示，其较高温度的地方出现在两个芯片所在的地方，由于采用了合理的散热设计，使得发热问题得到很大的改善。 图 7（a）及图 7（b）所示的分别是
11、 Toshiba 公司同样对并列芯片和堆叠两芯片的 SIP 结构所做的热分析结果，由图中看出，其在自然对流空气中，并列芯片的 SIP 温度分布比堆叠的 SIP 有较显著的均匀温度分布，而堆叠的 SIP 其高温温度值较集中在芯片的附近，越远离芯片处则温度越低，然而就芯片周期的温度分布强调来看，堆叠的 SIP 所造成的高温强度相对强很多。 3 存储器封装的发展趋势及散热问题 目前的 DIMM 封装量产形式仍是以 DIP、SOP/TSOP、QFP/TQFP 等传统封装结构为主，往 SDRAM 及大多数DDR SDRAM 均采用 TSOP II 封装，但随着 DDR SDRAM 的时钟频率的提高，且为
12、满足产品轻、薄、短、小与系统整合的需求，各种样式的封装结构不断推陈出新，逐渐开始采用了 CSP 标准的封装，如 BGA、Tiny BGA、Window BGA、圆片级封装（Wafer Level Chip Scale Package，WLCSP）和 FPGA 等，而为了增加组装密度，各式的 3D 堆叠式封装也渐渐受到重视，目前应用最多的除了 PC 机 NB 的存储模块之外，许多应用在便携式装置上的封装形式已开始采用芯片堆叠的形式，从发热量来看，闪存及 SRAM 的发热量很小，散热问题不大，但是在高速的 DIMM 模块中，目前发热量为 0.5W/Package，随着时间的推移，到 DDR II
13、规格时的发热量会高达 1.0W/Package 以上，热传导所造成的问题将逐渐被凸现出来，由于存储器模块体积有限，因此散热设计相对较为困难，加上系统内部风流场常受其他装置阻挡破坏，因此如何利用封装自身的结构的特性来提高散热能力，将直接决定存储模块性能的优劣。 目前新一代的存储器封装开始采用 Windows BGA 的形式，与一般 TSOP 封装的体积相比足足小了约 50%，因此在相同面积的 SO-DIMM PCB 板上，可多放置一倍的存储器芯片数，进而增加一倍的存储容量，而 Windows BGA 在电性上也有相当的优势，此外，如图 8 所示其内部接线也较短。 WLCSP 圆片级芯片封装方式的
14、最大特点是能有效缩小封装体积，如图 9 所示，WLCSP 封装除了电性优异外，相较于 FBGA 与 TSOP 封装，WLCSP 少了介于芯片与环境的传统密封塑料或陶瓷衬底，同时也少了介于芯片与PCB 间的基板，因此 IC 芯片运算时的热量能更有效地散逸，而不致增加封装体的温度，而此特点对于散热问题帮助极大，也因此 WLCSP 的热阻值，无论是 Rja、Rjb 或 Rjc，都较其他形式封装体小，如图 10 所示。 一些存储器封装目前也开始朝芯片堆叠或是封装堆叠的形式发展，并可有效地整合不同功能的芯片于同一封装体中，从而大幅度减少了电子组装的尺寸与体积，更能达到 SIP 的功能，此外，若采用散热锡
15、球、散热通孔及外露铜箔层的综合散热设计，则可使 3D 堆叠封装的散热效能大幅度改善。 3D 堆叠封装结构的热分析如图 11 所示，分别为单层、双层堆叠及三层堆叠的芯片封装与自然对流状态下的热流模拟，其发热功率设定为 1W/Package，图 11（a）为一般的单层封装，图 11（b ）及图 11（c）则是双层及三层堆叠形式在自然对流状态下的温度场分布，由分析结果发现，堆叠式封装体的芯片堆叠数越多，热传问题越严重，堆叠封装中下层的芯片可由锡球传导将热向下传递到基板，而上方芯片由于自然对流散热效果较差，造成表面温度较高。 4 CPU 封装的发展趋势及散热问题 由 CPU 封装的发展角度来看散热问题
16、是最明显的例子，以 Intel 的 CPU 为例，由早期 8086 的陶瓷 DIP 封装，到 486 及 Pentium 的 PGA 封装，在功能整合的要求下，双槽陶瓷 PGA 发展成为 Pentium Pro CPU 的设计核心，而 Pentium2 的 OLGA 卡式模组的设计虽然使功能提高，但也加大了封装的体积，随着 IC 向高密度集成及高密度封装发展，目前所有的 CPU 都已不采用线焊形式的芯片连结方式以及陶瓷封装形式，取而代之的是有机基板封装及倒装芯片形式的芯片连结方式，这使得 I/O 脚数更多，电性功能更强，体积更小，成本也更低。 然而，当 I/O 数持续增加使焊球焊点数需激增至数千个时，FC 及底胶技术将面临严峻挑战，如 Underfill 内的空孔，密集的 Bump-to-die 连续时所需处理得 Signal、Power、Ground 层间连接问题，低介电常数材料的低热传导性等。因此，2001 年十月 Intel 披露其正在发展新一代的封装技术-无焊内建层技术封装
