《微原-第5章(2)讲解》由会员分享，可在线阅读，更多相关《微原-第5章(2)讲解（47页珍藏版）》请在金锄头文库上搜索。
1、第五章 总线及其形成,第5章 总线及其形成 1. 总线定义及分类 2. 几种常用芯片 3. 8086的引脚功能及时序 4. 系统总线的形成 5. 8088与8086的差异,本教案内容,5.3 8086的引脚功能与时序,最大方式,工作方式控制线。,MN/MX=,1（接+5V）工作于最小方式 0（接地） 工作于最大方式,MN/MX（输入）,最小方式： 适合用于由单处理器组成的小系统。在这种方式中，8086CPU引脚直接产生存储器或I/O读写的所有控制信号。,最大方式：适合用于实现多处理器系统，在这种方式中，8086CPU不直接提供存储器或I/O读写的所有控制信号，而是将当前要执行的传送操作类型编码
2、为三个状态位（S2,S1,S0）输出，由外部的总线控制器8288对状态信号进行译码产生相应的控制信号。,5.3 8086的引脚功能与时序,5.3 8086的引脚功能与时序,5.3 8086的引脚功能与时序,1.QS1、QS2（输出）,指令队列状态输出线,提供8086内部指令队列的状态,5.3 8086的引脚功能与时序,指令队列状态位的编码,5.3 8086的引脚功能与时序,2. S2、S1、S0 （输出，三态）,状态信号输出线,3位状态的组合表示CPU当前总线周期的操作类型。 8288总线控制器接收这3位状态信息，产生访问存储器和I/O端口的控制信号和对74LS373、73LS245的控制信号
3、。,5.3 8086的引脚功能与时序,S2，S1，S0组合规定的状态,5.3 8086的引脚功能与时序,S2，S1，S0组合规定的状态,5.3 8086的引脚功能与时序,3. LOCK （输出，三态）,总线锁定信号,低电平有效：不允许总线上的主控设备占用总线。,有效方式：指令前缀LOCK INTR引脚上的中断请求信号,5.3 8086的引脚功能与时序,4. RQ/GT1、RQ/GT0（输入/输出）,双向引脚，低电平有效。 输入总线请求信号和输出总线授权信号。 不同处理器之间连接控制用。,最大方式时总线请求和总线授予时序图,T1,T4 或,CLK,RQ/GT,主设备 请求总线存取,CPU将总线
4、授予主设备,主设备 释放总线,5.3 8086的引脚功能与时序,5.3 8086的引脚功能与时序,读总线周期,5.3 8086的引脚功能与时序,写总线周期,5.3 8086的引脚功能与时序,与最小方式系统不同之处： 1、用于74LS373锁存器及74LS245收发器的控制信号、读写控制信号和INTA 信号在最大方式系统中均由8288总线控制器根据CPU输出的3个状态位S2、S1和S0的状态产生,5.3 8086的引脚功能与时序,MRDC IORC MWTC AMWTC IOWC AIOWC,M/IO RD WR,2、,5.3 8086的引脚功能与时序,3、8288输出的数据允许信号DEN的极性
5、 与最小方式下CPU产生的DEN相反，使用 时经反相加到74LS245的E端。,第5章 总线及其形成 1. 总线定义及分类 2. 几种常用芯片 3. 8086的引脚功能及时序 4. 系统总线的形成 5. 8088与8086的差异,本教案内容,8086 最小方式 系统总线结构,5.4 系统总线的形成,系统总线,MN,/,MX,CLK,READY,RESET,TEST,HOLD,HLDA,M,/,IO,WR,RD,ALE,BHE,NMI,INTR,INTA,+,5,V,时钟,8284,A,READY,8086,CPU,G,74,LS,373,OE,锁存器,BHE,A,19,A,16,AD,15,A
6、D,0,DT,/,R,DEN,DIR,OE,74,LS,245,收发器,数据总线,D,15,D,0,地址总线,A,19,A,0,控制总线,8086 最小方式 系统总线结构,5.4 系统总线的形成,8284作用： 时钟电路时钟信号 复位信号发生电路RESET复位信号 准备好信号发生电路 对存储器或I/O接口产生的READY进行同步,5.4 系统总线的形成,典型的8284A时钟电路的连接,5.4 系统总线的形成,频率源: 脉冲发生器(接在EFI引脚上) -F/C接+5V 振荡器(接在X1和X2之间) -F/C接地,时钟输出CLK的频率是输入频率的1 / 3,5.4 系统总线的形成,最小方式系统中的
7、总线组成： 地址总线：A0-A19 数据总线：D0-D15 控制总线：BHE、M/IO、WR、RD、NMI、INTR、INTA、HOLD、HLDA、TEST、READY、RESET,8086 最大方式 系统总线结构,5.4 系统总线的形成,系统总线,MN,/,MX,CLK,READY,RESET,TEST,ALE,BHE,NMI,INTR,时钟,8284,A,READY,8086,CPU,G,74,LS,373,OE,锁存器,BHE,A,19,A,16,AD,15,AD,0,DT,/,R,DIR,OE,74,LS,245,收发器,数据总线,D,15,D,0,地址总线,A,19,A,0,控制总线
8、,RQ,/,GT,0,CLK,S,0,S,1,S,2,DEN,INTA,MRDC,MWTC,IORC,IOWC,8288,S,0,S,1,S,2,8086 最大方式 系统总线结构,5.4 系统总线的形成,最大方式与最小方式总线结构的 最大区别：,增加了一个控制信号转换电路Intel 8288总线控制器,5.4 系统总线的形成,Intel 8288引脚,5.4 系统总线的形成,Intel 8288结构框图,5.4 系统总线的形成,状态信号：S2、S1、S0-CPU S2、S1、S0 控制信号： CLK CEN AEN IOB,输入,5.4 系统总线的形成,输出 1、用于对地址锁存器和数据收发器的
9、控制信号,ALE DT/R DEN,功能和波形与最小方式下CPU直接 产生的相应信号相同,功能同最小方式下CPU直接产生的 DEN信号相同，但极性相反,5.4 系统总线的形成,2、用于系统控制总线的命令信号,INTA IORC IOWC MRDC MWTC AIOWC AMWC,中断响应信号 I/O读命令 I/O写命令 存储器读命令 存储器写命令 先行I/O写命令 先行存储器写命令,5.4 系统总线的形成,最大方式系统中的总线组成： 地址总线：A0-A19 数据总线：D0-D15 控制总线：BHE、IORC、IOWC、MRDC、MWTC、LOCK、RQ/GT1、RQ/GT0、INTA、INTR
10、、NMI、TEST、READY、RESET,5.4 系统总线的形成,PC/XT系统总线 PC/XT系统总线信号扩充插槽的接点,5.4 系统总线的形成,IBM PC/XT 系统总线形成电路,5.4 系统总线的形成,IBM PC/XT总线信号排列图,5.4 系统总线的形成,系统总线分类： 1、地址总线：A0-A19 输出 2、数据总线：D0-D7 双向,5.4 系统总线的形成,3、控制总线 (1)扩充板上存储器操作需要的控制信号线,MEMR：输出 存储器读控制信号 低电平有效 MEMW：输出 存储器写控制信号 低电平有效,5.4 系统总线的形成,(2)I/O读写操作需要的控制信号线,IOR：输出
11、I/O端口读操作控制信号 低电平有效 IOW：输出 I/O端口写操作控制信号 低电平有效 AEN：输出 控制信号 I/OCHCK：外部输入信号引端 低电平有效,5.4 系统总线的形成,(3)存储器读写和I/O读写都需要的控制信号线,ALE：输出 地址锁存控制信号 IOCHRDY：外部输入信号引端 向CPU提供准备好信号,5.4 系统总线的形成,(4)中断请求信号线,IRQ2-IRQ7：2-7级的中断请求信号输入端,5.4 系统总线的形成,(5)DMA操作请求和响应信号线,DRQ1DRQ3：输入 DMA传送请求信号端 DACK0DACK3：输出 CPU对DMA请求的应答信号 T/C：输出 当某个通道计数到终值时，输出高电平,5.4 系统总线的形成,4、其他信号线,OSC：输出14.318MHz的方波 CLK：输出4.77MHz基本时钟脉冲 RESETDRV：输出 对接口或外设初始化 电源：+5V两端 -5V一端 +12V一端 -12V一端 GND三端,第5章 总线及其形成 1. 总线定义及分类 2. 几种常用芯片 3. 8086的引脚功能及时序 4. 系统总线的形成 5. 8088与8086的差异,本教案内容,5.5 8088与8086的差异,8086与8088的差异,(1)CPU内部,5.4 系统总线的形成,(2)CPU外部,
