《chap09.微电子材料与器件》由会员分享，可在线阅读，更多相关《chap09.微电子材料与器件（72页珍藏版）》请在金锄头文库上搜索。
1、微电子技术发展的 规律及趋势 北京大学,Moore定律,Moore定律,1965年Intel公司的创始人之一Gordon E. Moore预言集成电路产业的发展规律 集成电路的集成度每三年增长四倍， 特征尺寸每三年缩小 倍,Moore定律,10 G 1 G 100 M 10 M 1 M 100 K 10 K 1 K 0.1 K,1970,1980,1990,2000,2010,存储器容量 60%/年 每三年，翻两番,1965，Gordon Moore 预测 半导体芯片上的晶体管数目每两年翻两番,1.E+9 1.E+8 1.E+7 1.E+6 1.E +5 1.E+4 1.E+3,70 74 7
2、8 82 86 90 94 98 2002,芯片上的体管数目 微处理器性能 每三年翻两番,Moore定律：,i8080:6,000,m68000:68,000,PowerPC601:2,800,000,PentiumPro: 5,500,000,i4004:2,300,M6800: 4,000,i8086:28,000,i80286:134,000,m68020:190,000,i80386DX:275,000,m68030:273,000,i80486DX:1,200,000,m68040:1,170,000,Pentium:3,300,000,PowerPC604:3,600,000,Po
3、werPC620:6,900,000,“Itanium”:15,950,000,Pentium II: 7,500,000,微处理器的性能,100 G 10 G Giga 100 M 10 M Mega Kilo,1970 1980 1990 2000 2010,8080,8086,80286,80386,80486,Pentium,PentiumPro,集成电路技术是近50年来发展最快的技术 微电子技术的进步,按此比率下降，小汽车价格不到1美分,Moore定律 性能价格比,在过去的20年中，改进了1,000,000倍 在今后的20年中，还将改进1,000,000倍 很可能还将持续 40年,等
4、比例缩小(Scaling-down)定律,等比例缩小(Scaling-down)定律,1974年由Dennard 基本指导思想是：保持MOS器件内部电场不变：恒定电场规律，简称CE律 等比例缩小器件的纵向、横向尺寸，以增加跨导和减少负载电容，提高集成电路的性能 电源电压也要缩小相同的倍数,漏源电流方程： 由于VDS、(VGS-VTH)、W、L、tox均缩小了倍，Cox增大了倍，因此，IDS缩小倍。门延迟时间tpd为： 其中VDS、IDS、CL均缩小了倍，所以tpd也缩小了倍。标志集成电路性能的功耗延迟积PWtpd则缩小了3倍。,恒定电场定律的问题,阈值电压不可能缩的太小 源漏耗尽区宽度不可能按
5、比例缩小 电源电压标准的改变会带来很大的不便,恒定电压等比例缩小规律(简称CV律) 保持电源电压Vds和阈值电压Vth不变，对其它参数进行等比例缩小 按CV律缩小后对电路性能的提高远不如CE律，而且采用CV律会使沟道内的电场大大增强 CV律一般只适用于沟道长度大于1m的器件，它不适用于沟道长度较短的器件。,准恒定电场等比例缩小规则，缩写为QCE律 CE律和CV律的折中，世纪采用的最多 随着器件尺寸的进一步缩小，强电场、高功耗以及功耗密度等引起的各种问题限制了按CV律进一步缩小的规则，电源电压必须降低。同时又为了不使阈值电压太低而影响电路的性能，实际上电源电压降低的比例通常小于器件尺寸的缩小比例
6、 器件尺寸将缩小倍，而电源电压则只变为原来的/倍,微电子技术的 三个发展方向,硅微电子技术的三个主要发展方向 特征尺寸继续等比例缩小 集成电路(IC)将发展成为系统芯片(SOC) 微电子技术与其它领域相结合将产生新的产业和新的学科，例如MEMS、DNA芯片等,微电子技术的三个发展方向,第一个关键技术层次：微细加工 目前0.25m和0.18 m已开始进入大生产 0.15 m和0.13 m大生产技术也已经完成开发，具备大生产的条件 当然仍有许多开发与研究工作要做，例如IP模块的开发，为EDA服务的器件模型模拟开发以及基于上述加工工艺的产品开发等 在0.13-0.07um阶段，最关键的加工工艺光刻技
7、术还是一个大问题，尚未解决,微电子器件的特征尺寸继续缩小,第二个关键技术：互连技术 铜互连已在0.25/0.18um技术代中使用；但是在0.13um以后，铜互连与低介电常数绝缘材料共同使用时的可靠性问题还有待研究开发,微电子器件的特征尺寸继续缩小,互连技术与器件特征尺寸的缩小 （资料来源：Solidstate Technology Oct.,1998）,第三个关键技术 新型器件结构 新型材料体系 高K介质 金属栅电极 低K介质 SOI材料,微电子器件的特征尺寸继续缩小,传统的栅结构,重掺杂多晶硅,SiO2,硅化物,经验关系: LTox Xj1/3,栅介质的限制,随着 tgate 的缩小，栅泄漏
8、电流呈指数性增长,超薄栅 氧化层,栅氧化层的势垒,G,S,D,直接隧穿的泄漏电流,栅氧化层厚度小于 3nm后,tgate,大量的 晶体管,限制：tgate 3 to 2 nm,栅介质的限制,栅介质的限制,等效栅介质层的总厚度： Tox 1nm + t栅介质层,Tox,t多晶硅耗尽,t栅介质层,t量子效应,+,+,由多晶硅耗尽效应引起的等效厚度 : t多晶硅耗尽 0.5nm,由量子效应引起的等效厚度: t量子效应 0.5nm,限制：等效栅介质层的总厚度无法小于1nm,栅介质的限制,SOI(Silicon-On-Insulator: 绝缘衬底上的硅)技术,SOI技术：优点,完全实现了介质隔离, 彻
9、底消除了体硅CMOS集成电路中的寄生闩锁效应 速度高 集成密度高 工艺简单 减小了热载流子效应 短沟道效应小,特别适合于小尺寸器件 体效应小、寄生电容小，特别适合于低压器件,SOI材料价格高 衬底浮置 表层硅膜质量及其界面质量,SOI技术：缺点,L,源,漏,栅,Tox,p 型硅,n+,n+,多晶硅,NMOSFET,栅介质层,新一代小尺寸器件问题,0.1m,Sub 0.1m,2030年后，半导体加工技术走向成熟，类似于现在汽车工业和航空工业的情况,诞生基于新原理的器件和电路,集成电路走向系统芯片,集成电路走向系统芯片,IC的速度很高、功耗很小，但由于 PCB板中的连线延时、噪声、可靠 性以及重量
10、等因素的限制，已无法 满足性能日益提高的整机系统的要求,IC设计与制造技术水平的提高， IC规模越来越大，已可以在一个 芯片上集成108109个晶体管,分立元件,集成电路 I C,系 统 芯 片 System On A Chip (简称SOC),将整个系统集成在 一个微电子芯片上,在需求牵引和技术 推动的双重作用下,系统芯片(SOC)与集成 电路(IC)的设计思想是 不同的，它是微电子技 术领域的一场革命。,集成电路走向系统芯片,六十年代的集成电路设计,八十年代的电子系统设计,PE,L2,MEM,Math,Bus,Controller,IO,Graphics,PCB集成 工艺无关,系统,世纪之
11、交的系统设计,SYSTEM-ON-A-CHIP,SOC是从整个系统的角度出发，把处理机制、模型算法、芯片结构、各层次电路直至器件的设计紧密结合起来，在单个芯片上完成整个系统的功能 SOC必须采用从系统行为级开始自顶向下(Top-Down)地设计 SOC的优势 嵌入式模拟电路的Core可以抑制噪声问题 嵌入式CPU Core可以使设计者有更大的自由度 降低功耗，不需要大量的输出缓冲器 使DRAM和CPU之间的速度接近,集成电路走向系统芯片,SOC与IC组成的系统相比，由于SOC能够综合并全盘考虑整个系统的各种情况，可以在同样的工艺技术条件下实现更高性能的系统指标 若采用IS方法和0.35m工艺设
12、计系统芯片，在相同的系统复杂度和处理速率下，能够相当于采用0.25 0.18m工艺制作的IC所实现的同样系统的性能 与采用常规IC方法设计的芯片相比，采用SOC完成同样功能所需要的晶体管数目可以有数量级的降低,集成电路走向系统芯片,21世纪的微电子 将是SOC的时代,SOC的三大支持技术 软硬件协同设计：Co-Design IP技术 界面综合(Interface Synthesis)技术,集成电路走向系统芯片,软硬件Co-Design 面向各种系统的功能划分理论(Function Partation Theory) 计算机 通讯 压缩解压缩 加密与解密,集成电路走向系统芯片,IP技术 软IP核
13、：Soft IP (行为描述) 固IP核：Firm IP (门级描述，网单) 硬IP核：Hard IP(版图) 通用模块 CMOS DRAM 数模混合：D/A、A/D 深亚微米电路优化设计：在模型模拟的基础上，对速度、功耗、可靠性等进行优化设计 最大工艺荣差设计：与工艺有最大的容差,集成电路走向系统芯片,IC 与 IP,IC：Integrated Circuit IP：Intellectual Property SoC之前 核心芯片 周边电路 PCB 系统板卡 SoC阶段 IP核 glue logic DSM SoC,IC 与 IP,Yesterdays chips are todays re
14、usable IP blocks，and can be combined with other functions，like Video，Audio，Analog，and I/O，to formulate what we now know as system on chip（SoC）。,SoC提高ASIC设计能力的途径,1.58,设计能力 1.21,工艺能力,IC 设计能力 与 工艺能力 的 剪刀差,设计能力的阶跃EDA技术, L-E P&R Synth SoC,IC产业的几次分工,90 00s,设计 测试 工艺 封装 设备,70s,60s,设备,测试,Foundry 封装,80 90s,设备,Foundry 封装,设备,系统,IP,IC设计的分工,IC设计,分工： 系统设计 IP 设计,半导体产业的发展 Chipless,IC产业的重要分工,设计 与 制作 的分工 Fabless Foundry 系统设计师介入IC设计 IP设计 与 SoC 的分工 Chipless,IP的特点,复用率高 易于嵌入 实现优化 芯片面积最小 运行速度最高 功率消耗最低 工艺容差最大,Interface Synthesis IP + Glue Logic (胶连逻辑) 面向IP综合的算法及其实现技术,集成电路走向系统芯片,SoC 设计示意,MEMS技术
