《【2017年整理】寄存器的工作原理》由会员分享，可在线阅读，更多相关《【2017年整理】寄存器的工作原理（3页珍藏版）》请在金锄头文库上搜索。
1、移位寄存器的工作原理是什么?把若干个触发器串接起来,就可以构成一个移位寄存器。由 4 个边沿 D 触发器构成的 4 位移位寄存器逻辑电路如图 8.8.1 所示。数据从串行输入端 D1 输入。左边触发器的输出作为右邻触发器的数据输入。假设移位寄存器的初始状态为 0000，现将数码 D3D2D1D0(1101)从高位(D3) 至低位依次送到 D1 端，经过第一个时钟脉冲后，Q0D3。由于跟随数码 D3 后面的数码是 D2，则经过第二个时钟脉冲后 ,触发器 FF0 的状态移入触发器 FF1,而 FF0 变为新的状态,即 Q1D3，Q0D2。依此类推,可得 4 位右向移位寄存器的状态, 如表 8.8.
2、1 所示。 由表可知，输入数码依次地由低位触发器移到高位触发器,作右向移动。经过 4 个时钟脉冲后,4 个触发器的输出状态 Q3Q2Q1Q0 与输入数码 D3D2D1D0 相对应。为了加深理解,在图 8.8.2 中画出了数码 1101(相当于 D31,D21,D10 ,D01)在寄存器中移位的波形 ,经过了 4 个时钟脉冲后,1101 出现在寄存器的输出端 Q3Q2Q1Q0。这样，就可将串行输入（从 D1 端输入）的数码转换为并行输出（从 Q3、Q2、Q1、Q0端输出）的数码。这种转换方式特别适用于将接收到的串行输入信号转换为并行输出信号，以便于打印或由计算机处理。 在图 8.8.3 中还画出
3、了第 5 到第 8 个时钟脉冲作用下，输入数码在寄存器中移位的波形( 如图 8.8.2 所示)。由图可见，在第 8 个时钟脉冲作用后，数码从 Q3 端已全部移出寄存器。这说明存入该寄存器中的数码也可以从 Q 端串行输出。根据需要，可用更多的触发器组成多位移位寄存器。 除了用边沿 D 触发器外,还可用其他类型的触发器来组成移位寄存器,例如,用主从 JK 触发器来组成移位寄存器，其级间连接方式如图 8.8.3 所示。根据 JK 触发器的特征方程，由图 8.8.3 可得: FF2 和 FF3 的接法与 FF1 完全相似，所以各 JK 触发器均以 D 触发器的功能工作，图 8.8.3 和图 8.8.1
4、 所示电路具有相同的功能。 双向移位寄存器: 若将图 8.8.1 所示电路中各触发器间的连接顺序调换一下，让右边触发器的输出作为左邻触发器的数据输入，则可构成左向移位寄存器。若再增添一些控制门,则可构成既能右移(由低位向高位)、又能左移( 由高位至低位) 的双向移位寄存器。图 8.8.4 是双向移位寄存器的一种方案,它是利用边沿 D 触发器组成的,每个触发器的数据输入端 D 同与或非门组成的转换控制门相连,移位方向取决于移位控制端 S 的状态。 当 S=1 时， D0DSR,D1=Q0,即 FF0 的 D0 端与右移串行输入端 DSR 接通，FF1 的 D1 端与 Q0 接通，在时钟脉冲 CP
5、 作用下，由 DSR 端输入的数据将作右向移位；反之，当 S=0 时，D0Q1 ，D1Q2，在时钟脉冲 CP 作用下，Q2、 Q1 的状态将作左向移位。同理，可以分析其他两位触发器间的移位情况。由此可见，图 8.8.4 所示寄存器可作双向移位。当 S=1 时，数据作右向移位；当 S=0 时，数据作左向移位。可实现串行输入串行输出（由 DOR 或 DOL 输出）、串行输入并行输出工作方式（由 Q3Q0 输出）。 有时要求在移位过程中数据不要丢失，仍然保持在寄存器中。只要将移位寄存器的最高位的输出接至最低位的输入端，或将最低位的输出接至最高位的输入端。这种移位寄存器称为循环移位寄存器，它也可以作为
6、计数器用，称为环行计数器。 移位寄存器工作原理移位寄存器不仅能够寄存数码，而且具有移位功能。移位是数字系统和计算机技术中非常重要的一个功能。如二进制数 0101 乘以 2 的运算，可以通过将 0101 左移一位实现；而除以 2 的运算则可通过右移一位实现。移位寄存器的种类很多，有左移寄存器、右移寄存器、双向移位寄存器和循环移位寄存器等。 图 9-14 所示是由四个触发器组成的四位左移寄存器。数码从第一个触发器的端串行输入，使用前先用将各触发器清零。现将数码 1101 从高位到低位依次送到端。图 9-14 由触发器组成的四位左移寄存器表 9-6 四位左移寄存器状态表第一个 CP 过后，=d3=1，其他触发器输出状态仍为 0，即=000 ，d3= 0001。第二个 CP 过后，=d2=1，=d3=1，而=0 。经过四个 CP 脉冲后，=d3d2d1d0=1101，存数结束。各输出端状态如表 9-6 所示。如果继续送四个移位脉冲，就可以使寄存的这四位数码 1101 逐位从端输出，这种取数方式为串行输出方式。直接从 取数为并行输出方式
