《【2017年整理】基本SR触发器相关概念》由会员分享，可在线阅读，更多相关《【2017年整理】基本SR触发器相关概念（4页珍藏版）》请在金锄头文库上搜索。
1、集成触发器的概念及分类触发器在某一时刻的输出状态（称为次态）不仅取决于输入信号，还与触发器原状态（称为现态）有关。触发器具有记忆功能。集成触发器具有以下特点：(1) 它有两个稳定状态，即 0 态和 1 态；(2) 在一定的外界输入信号作用下，触发器从一个稳定状态转到另一个稳定状态；(3) 在输入信号消失后，能将新的电路状态保存下来。在数字电路中，集成触发器是构成计数器、寄存器和移位寄存器等电路的基本单元，也可作为控制逻辑电路使用。所谓的稳定状态，是指在没有外界信号作用时，触发器电路中的电流和电压均维持恒定的数值。集成触发器逻辑功能的描述方法可用真值表、函数表达式、时序图(输入、输出信号对应波形
2、图)等方法来表示。触发器的种类很多，主要从电路功能分为：SR、JK、D、T、T五种触发器；从触发器的输入端是否有时钟脉冲 CP 来说，分为有时钟输入的时钟触发器和无时钟输入的基本触发器；从触发方式分为：电平触发和边沿触发，边沿触发器抗干扰能力强；从器件导电类型上看有TTL 触发器和 CMOS 触发器等。基本 SR 触发器（一） 电路结构 基本 SR 触发器是由两个与非门作正反馈连接而构成的，如图 4.1（a）所示。它有两个输入端 、 （低电平有效）， 、 是它的两输出端，且输出状态是互补的，当 =1、 =0时，称触发器为 1 态；当 =0、 =1 时，称触发器为 0 态；而 与 状态相同时，既
3、不是 0态，也不是 1 态，是不允许状态。它的逻辑符号如图 4.1（b）所示。（二）工作原理 由图 4.1（a）分析逻辑关系如下：1. 保持状态。当输入端接入 = =1 的电平时，如果基本 SR 触发器现态 =1、 =0，则触发器次态 =1、 =0；若基本 SR 触发器的现态 =0、 =1，则触发器次态 =0、 =1。即= =1 时，触发器保持原状态不变。2. 置 0 状态。当 =1， =0 时，如果基本 SR 触发器现态为 =1、 =0，因 =0，会使=1，而 =1 与 =1 共同作用使 端翻转为 0；如果基本 SR 触发器现态为 =0、 =1，同理会使 =0， =1。只要输入信号 =1，
4、=0，无论基本 SR 触发器的输出现态如何，均会使输出次态置为 0 态。（a）逻辑图 (b) 逻辑符号 (c) 波形图图 4.1 基本 SR 触发器3. 置 1 状态。当 =0、 =1 时，如果触发器现态为 =0、 =1，因 =0，会使 G1的输出端次态翻转为 1，而 =1 和 =1 共同使 G2的输出端 =0；同理当 =1、 =0，也会使触发器的次态输出为 =1、 =0；只要 =0、 =1，无论触发器现态如何，均会将触发器置 1。4. 不定状态。当 = =0 时，无论触发器的原状态如何，均会使 =1， =1。当脉冲去掉后， 和 同时恢复高电平后，触发器的新状态要看 G1 和 G2两个门翻转速
5、度快慢，所以称 = =0 是不定状态，在实际电路中要避免此状态出现。基本 SR 触发器的输出端 随输入电平 和 变化的波形图如图 4.1（C）所示。表 4.1 是基本 SR 触发器功能真值表，用它来描述 SR 触发器的逻辑功能。由表 4.1 化简得到逻辑功能表达式（也称为特性方程）如式 4.1 所示， ，称之为约束条件。表 4.1 基本 SR 触发器功能真值表功能0 0 不定0 1 1 置 11 0 0 置 01 1 保持综上所述基本 SR 触发器具有置 0、置 1、保持功能且不允许 与 同时为 0，集成产品74LS279 就是这种四 SR 触发器。对应的特性方程为： （4.1）其中， 表示现
6、态，即原态。 表示次态，即新状态。(三) 时钟触发器的概念上述所讲的基本 SR 触发器，因为没有时钟信号，则当输入置 0 或置 1 信号出现时刻，输出状态随之变化。没有一个统一的节拍控制，这在数字系统中是很不方便的，在实际应用中，更多的应用场合要求触发器按一定的节拍动作，于是在触发器的输入端加入一时钟信号，称之为时钟触发器。4.1.3 同步 SR 触发器(一) 电路结构图 4.2（a）是一同步 SR 触发器的逻辑图，它只是在原基本 SR 触发器的基础上加两控制门 、 ， 、 是 、 的输出。图 4.2（b）是同步 SR 触发器的逻辑符号。(二) 工作原理在图 4.2（a）中，当 CP0 时，门
7、 和 被封锁，这时不管输入信号 S、R 如何变化， 1，则触发器保持原态不变。当 CP 1 时 ， ， 1， 触 发 器 是 保 持 状 态 ； ， 0， 1， 触发 器 置 1； ， 1， 0， 触 发 器 置 0。表 4.2 是同步 SR 触发器的功能真值表，由表 4.2 可见，S 和 R 是不允许同时为 1 的。即要求 ，称之为约束条件，由表 4.2 化简可得特性方程为：CP=1 时有效 （4.2）表 4.2 同步 SR 触发器功能真值表功能0 0 不定0 1 1 置 11 0 0 置 01 1 保持同步 SR 触发器在 CP1 期间接收输入信号，并改变输出状态。称之为高电平触发方式，也称电平触发。
