《电子设计自动化技术（veriloghdl版）教学课件作者张平华黄秀亮徐红丽肖成孙小进编著项目1》由会员分享，可在线阅读，更多相关《电子设计自动化技术（veriloghdl版）教学课件作者张平华黄秀亮徐红丽肖成孙小进编著项目1（122页珍藏版）》请在金锄头文库上搜索。
1、项目一：三人表决器设计,Electronic Design Automation,1,EDA技术,主要内容,D 任务实现,A 项目任务,B 项目目标,C 知识准备,E 考核评价,F 拓展提高,A. 项目任务,项目任务,Electronic Design Automation,4,EDA技术,利用Verilog HDL语言设计一个三人表决器，完成如下逻辑功能：,功能描述：三个人分别用指拨开关A、B、C来表示自己的意愿， 如果对某决议同意，对应的指拨开关拨到高电平（上方），不同意就把 对应的指拨开关拨到低电平（下方）。表决结果用LED（高电平亮）显示， 如果决议通过那么实验板上LED亮；如果不通过
2、那么实验板上LED不亮； 如果对某个决议有任意二到三人同意，那么此决议通过，LED亮； 如果对某个决议只有一个人或没人同意，那么此决议不通过，LED不亮。,B 项目目标,Electronic Design Automation,5,EDA技术,通过本项目，利用Verilog HDL语言完成一个基于FPGA的三人表决器设计， 并下载到FPGA中进行验证，达到以下要求： 1 掌握EDA技术基本概念 2 熟悉基于FPGA的EDA设计流程。 3 了解CPLD/FPGA的内部结构 4 了解QuartusII 软件的基本使用方法 5 了解Verilog HDL语言的基本结构,C. 知识准备,1 EDA技术
3、概述,Electronic Design Automation,7,EDA技术,1.1 EDA技术基本概念 现代电子设计技术的核心就是电子设计自动化(Electronic Design Automation，EDA)技术。利用EDA技术，电子设计师可以方便地实现IC设计、电子电路设计和PCB设计等工作。,狭义的EDA技术，就是以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计开发工具，通过使用有关的开发软件，自动完成电子系统设计的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至对于
4、特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片。本课程讨论的对象专指狭义的EDA技术。,广义的EDA技术，除了狭义的EDA技术外，还包括计算机辅助分析CAA技术(如PSpice、EWB、MATLAB等)，印制电路板计算机辅助设计PCB-CAD技术(如Protel、OrCAD等)。在广义的EDA技术中，CAA技术和PCB-CAD技术不具备逻辑综合和逻辑适配的功能，因此它并不能称为真正意义上的EDA技术。 EDA技术的3个层次： (1)EWB、PSpice、Protel的学习作为EDA的最初级内容。 (2)利用Verilog HDL完成对CPLDFPGA的开发
5、等作为中级内容。 (3)ASIC的设计作为最高级内容。,Electronic Design Automation,8,EDA技术,1.2 EDA技术的主要特征,Electronic Design Automation,9,EDA技术,EDA技术主要有以下这些特征： (1)高层综合与优化的理论与方法取得了很大的进展，其结果大大缩短了复杂的ASIC的设计周期，同时提高了设计质量。 (2)采用硬件描述语言(Hardware Description Language，HDL)对电子系统硬件行为、结构、数据流进行描述，目前形成了国际通用的Verilog HDL、VHDL等硬件描述语言。它们均支持不同层次
6、的描述，使得复杂IC的描述规范化，便于传递、交流、保存与修改，并可建立独立的工艺设计文档，便于设计重用。 (3)开放式的设计环境(各厂家均适合)。 (4)“自顶向下”的设计方法。 (5)丰富的元器件模块库。 (6)具有较好的人机对话界面与标准的CAM接口。 (7)建立并行设计工程框架结构的集成化设计环境，以适应当今ASIC的特点：规模大而复杂、数字与模拟电路并存、硬件与软件并存、产品上市更新快。,1.3 EDA技术发展历程,Electronic Design Automation,10,EDA技术,With the tide,.,.,.,EDA技术伴随着计算机、集成电路、电子系统设计的发展，经
7、历了计算机辅助设计(Computer Assist Design，CAD)、计算机辅助工程设计(Computer Assist Engineering Design，CAE)和电子系统设计自动化(Eleetronie System Design Automation，ESDA)3个发展阶段。 1.3.1 20世纪70年代的计算机辅助设计CAD阶段 1.3.2 20世纪80年代的计算机辅助工程设计CAE阶段 1.3.3 20世纪90年代电子系统设计自动化EDA阶段,1.4 EDA技术主要内容,Electronic Design Automation,11,EDA技术,硬件描述语言 Verilog
8、 HDL VHDL,可编程逻辑器件 CPLD FPGA,EDA软件工具,2.可编程逻辑器件,Electronic Design Automation,12,EDA技术,可编程逻辑器件(PLD)的定义,逻辑器件：用来实现某种特定逻辑功能的电子器件，最简单的逻辑器件是与、或、非门（74LS00，74LS04等），在此基础上可实现复杂的时序和组合逻辑功能。 可编程逻辑器件（PLDProgrammable Logic Device）：器件的功能不是固定不变的，而是可根据用户的需要而进行改变，即由编程的方法来确定器件的逻辑功能。,Electronic Design Automation,13,EDA技术
9、,PLD出现的背景,电路集成度不断提高 SSIMSILSIVLSI 计算机技术的发展使EDA技术得到广泛应用 设计方法的发展 自下而上自上而下 用户需要设计自己需要的专用电路 专用集成电路（ASICApplication Specific Integrated Circuits）开发周期长，投入大，风险大 可编程器件PLD：开发周期短，投入小，风险小,Electronic Design Automation,14,EDA技术,PLD器件的优点,集成度高，可以替代多至几千块通用IC芯片 极大减小电路的面积，降低功耗，提高可靠性 具有完善先进的开发工具 提供语言、图形等设计方法，十分灵活 通过仿真
10、工具来验证设计的正确性 可以反复地擦除、编程，方便设计的修改和升级 灵活地定义管脚功能，减轻设计工作量，缩短系统开发时间 保密性好,Electronic Design Automation,15,EDA技术,PLD的发展趋势,向高集成度、高速度方向进一步发展 最高集成度已达到400万门 向低电压和低功耗方向发展，5V3.3V2.5V1.8V更低 内嵌多种功能模块 RAM，ROM，FIFO，DSP，CPU 向数、模混合可编程方向发展,Electronic Design Automation,16,EDA技术,PLD芯片制造商, 最大的PLD供应商之一 FPGA的发明者，最大的PLD供应商之一 I
11、SP技术的发明者 提供军品及宇航级产品,Electronic Design Automation,17,EDA技术,PLD器件的分类按集成度,低密度 PROM,EPROM,EEPROM,PAL,PLA,GAL 只能完成较小规模的逻辑电路 高密度，已经有超过400万门的器件 EPLD ,CPLD,FPGA 可用于设计大规模的数字系统集成度高，甚至可以做到SOC（System On a Chip）,Electronic Design Automation,18,EDA技术,PLD器件的分类按结构特点,基于与或阵列结构的器件阵列型 PROM，EEPROM，PAL，GAL，CPLD CPLD的代表芯片
12、如：Altera的MAX系列 基于门阵列结构的器件单元型 FPGA,Electronic Design Automation,19,EDA技术,PLD器件的分类按编程工艺,熔丝或反熔丝编程器件Actel的FPGA器件 体积小，集成度高，速度高，易加密，抗干扰，耐高温 只能一次编程，在设计初期阶段不灵活 SRAM大多数公司的FPGA器件 可反复编程，实现系统功能的动态重构 每次上电需重新下载，实际应用时需外挂EEPROM用于保存程序 EEPROM大多数CPLD器件 可反复编程 不用每次上电重新下载，但相对速度慢，功耗较大,Electronic Design Automation,20,EDA技术
13、,PLD的逻辑符号表示方法,Electronic Design Automation,21,EDA技术,与门,乘积项,PROM结构,与阵列为全译码阵列，器件的规模将随着输入信号数量n的增加成2n指数级增长。因此PROM一般只用于数据存储器，不适于实现逻辑函数。 EPROM和EEPROM,EDA技术,Electronic Design Automation,22,Electronic Design Automation,23,EDA技术,用PROM实现组合逻辑电路功能,实现的函数为：,固定连接点 （与）,编程连接点 （或）,PLA(可编程逻辑阵列)结构,与阵列和或阵列均可编程。PLA的内部结构在
14、简单PLD中有最高的灵活性。 速度较慢，价格较高,Electronic Design Automation,24,PAL（可编程阵列逻辑）结构,与阵列可编程使输入项增多，或阵列固定使器件简化。 或阵列固定明显影响了器件编程的灵活性,Electronic Design Automation,25,Electronic Design Automation,26,EDA技术,AnBnCn,AnBn,AnCn,BnCn,用PAL实现全加器,GAL（通用阵列逻辑）结构,GAL器件与PAL器件的区别在于用可编程的输出逻辑宏单元（OLMC）代替固定的或阵列。可以实现时序电路。,Electronic Desi
15、gn Automation,27,逻辑宏单元,OLMC,GAL器件的OLMC Output Logic Macro Cell,每个OLMC包含或阵列中的一个或门 组成： 异或门：控制输出信号的极性 D触发器：适合设计时序电路 4个多路选择器,Electronic Design Automation,28,输出使能选择,反馈信号选择,或门控制选择,输出选择,CPLD内部结构（Altera的MAX7000S系列）,Electronic Design Automation,29,EDA技术,逻辑阵列块（LAB）,I/O单元,连线资源,逻辑阵列模块中包含多个宏单元,Electronic Design
16、Automation,30,EDA技术,宏单元内部结构,乘积项逻辑阵列,乘积项选择矩阵,可编程 触发器,可编程的I/O单元,能兼容TTL和CMOS多种接口和电压标准 可配置为输入、输出、双向、集电极开路和三态等形式 能提供适当的驱动电流 降低功耗，防止过冲和减少电源噪声 支持多种接口电压（降低功耗） 1.20.5um,5V 0.35um,3.3V 0.25um,internal 2.5V,I/O3.3V 0.18um,internal 1.8V,I/O2.5V and 3.3V,Electronic Design Automation,31,EDA技术,可编程连线阵列,在各个逻辑宏单元之间以及逻辑宏单元与I/O单元之间提供信号连接的网络 CPLD中一般采用固定长度的线段来进行连接，因此信号传输的延时是固定的，使得时间
