《数字电路的分析与应用教学课件作者冯珊珊模块一项目2》由会员分享，可在线阅读，更多相关《数字电路的分析与应用教学课件作者冯珊珊模块一项目2（32页珍藏版）》请在金锄头文库上搜索。
1、项目二 数码显示器,任务一 编码器部分设计 任务二 译码器部分设计 任务三 其他电路（加法器、数据选择器、数据比较器）,返回,任务一 编码器部分设计,在数字系统中，常常将具有特定意义的信息转换为相应的二进制代码，将此过程称为编码。实现编码功能的电路称为编码器。编码器有二进制编码器、十进制编码器和优先编码器种。 . 二进制编码器 .线线编码器 编码器有若干个输入，在某一时刻只有一个输入信号被转换为二进制代码。用位二进制代码对个信号进行编码的电路，称为二进制编码器。 下面分析输入输出编码器（即线线编码器）的工作原理。,下一页,返回,任务一 编码器部分设计,线线编码器的功能表如表所示。 .线线编码器
2、 当线线编码器的输入为个信号时，输出为位二进制代码。下面分析线线编码器的工作原理。 线线编码器的功能表如表所示。 . 十进制编码器 将这个十进制数转换为二进制代码的电路称为二十进制编码器，也叫码编码器。下面分析码编码器的工作原理。 编码器的功能表如表所示。,上一页,下一页,返回,任务一 编码器部分设计,. 优先编码器 前面介绍的编码器中，只允许一个信号输入，即输入信号之间是相互排斥的。当同时输入多个信号时，上述编码器输出将发生混乱。为解决这个问题，提出了优先编码器。 在优先编码器中，当同时有两个以上的信号输入时，编码器只对其中优先级最高的输入信号进行编码，这样就避免了输出混乱的问题。优先级在编
3、码器设计时已预先设定。 下面介绍两种常用的集成电路优先编码器和，这两种都是和（和）的系列产品。,上一页,下一页,返回,任务一 编码器部分设计,和与和在逻辑功能上没有区别，只是电路参数不同。 .线线优先编码器 该编码器有个信号输入端，个二进制代码输出端。此外，还有输入使能端，输出 使能端和优先编码状态标志。功能如表所示。 .线线优先编码器 该编码器有个信号输入端，个码输出端。功能表如表所示。,上一页,返回,任务二 译码器部分设计,译码是编码的逆过程。译码是将具备特定信息的二进制代码“翻译”出来，实现该功能的电路称为译码器。译码器输入为一组二进制代码，输出为一组与输入代码一一对应的信号。 译码器按
4、用途大致分为种类型，第一种是二进制译码器，也叫变量译码器，其根据输入的一组代码转换成与之对应的有效信号；第二种是码制变换译码器，其将某种进制的代码转换成另一种进制的代码，如将码转换成十进制；第三种是显示译码器，其将数字系统中测量仪表的数字和结果直观地显示出来。,下一页,返回,任务二 译码器部分设计,. 二进制译码器 将输入的二进制代码译成对应的输出信号的电路，称为二进制译码器。下面主要介绍三位二进制译码器的工作原理，有个输入端，个输出端，因此也称为线线译码器。 其真值表如表所示。 根据表可以得出这个译码器个输出端的逻辑表达式为,上一页,下一页,返回,任务二 译码器部分设计,在输入的任一取值下，
5、个输出中有且仅有一个为，其余个输出信号都为，即每一个输出都对应着一种输入变量的组合，所以也称为变量译码器。 根据输出函数的逻辑表达式可以画出逻辑电路，如图所示。 在实际应用中通常采用集成线线译码器。的功能表和引脚排列分别如表和图所示。 . 显示译码器 为了将用二进制代码表示的数字、文字、符号在各种数字设备和仪表中直观地显示出来，人们发明了数字显示电路。,上一页,下一页,返回,任务二 译码器部分设计,显示译码器是数字显示电路的重要组成部分，主要由译码器和驱动器组成。通常这两部分都集成在一片芯片中。显示译码器的输入通常为二十进制代码，其输出的信号用以驱动显示器件显示十进制数。 .七段数字显示器 显
6、示器利用不同发光线段组合的方式显示不同数码。常见的七段数字显示器有半导体数码显示管（）和液晶显示器（）等。 .七段数字译码驱动器 为了将所表示的数字显示出来，必须将数码通过译码器译出，然后利用驱动器点亮对应数码管。下面介绍常用的七段数字译码驱动器，如图所示为的引脚排列，如表所示为的功能表。,上一页,返回,任务三 其他电路（加法器、数据选择器、数据比较器）,算术运算模块实现了数字系统的基本功能，更是计算机基本的组成单元。此外，数字系统还要对多路数据进行有选择的传输，而且需要比较数据的大小。因此，加法器、数据选择器、数据比较器也是数字系统中常用的逻辑部件。 . 加法器 .半加器 半加器是一种只考虑
7、两个一位二进制数的相加，而不关注来自低位进位的运算电路。,下一页,返回,任务三 其他电路（加法器、数据选择器、数据比较器）,.全加器 全加器是一种不但要考虑两个多位二进制数对应位的相加，还需考虑来自低位的进位数，并进行相加的运算电路。 .多位加法器 实现多位二进制数相加的电路称为加法器。如图所示为由个全加器组成的四位串行进位的加法器。低位全加器输出的进位信号依次加到相邻高位全加器，作为高位的输入信号。由于每一位的运算必须在低一位的运算完成后才能进行，因此这种进位方式称为串行进位。串行进位加法器的特点就是电路结构简单，但运算速度比较慢。,上一页,下一页,返回,任务三 其他电路（加法器、数据选择器
8、、数据比较器）,当对运算速度要求较高时，可以考虑采用超前进位加法器。有关超前进位加法器的内容读者可以查阅相关资料，在此不做介绍。 . 数据选择器 在多路数据传输过程中，根据要求选取其中一路信号的电路，称为数据选择器。其作用相当于多输入的单刀多掷开关。在数据选择器中有两类输入信号，一类是地址输入信号；另一类是数据输入信号。数据选择器根据输入的地址信号从多路输入数据中选择一路数据进行输出，如图所示。 通常当地址输入为两位时，可以构成选数据选择器。地址输入为位时，可以构成选数据选择器。,上一页,下一页,返回,任务三 其他电路（加法器、数据选择器、数据比较器）,. 数据比较器 数据比较是比较两个数、并
9、判断其大小，实现此功能的电路统称为数据比较器。 .一位数据比较器 一位数据比较器是多位数据比较器的基础。当两个位二进制数和进行比较时，只能取或两种值，比较的结果有种情况、和。由此可以写出一位数据比较器的真值表，如表所示。 根据表可以写出逻辑表达式为,上一页,下一页,返回,任务三 其他电路（加法器、数据选择器、数据比较器）,根据上述逻辑表达式可以画出一位数据比较器的逻辑电路，如图所示。 .四位数据比较器 如果两个位二进制数和进行比较，须先从最高位开始逐位进行比较。若最高位，则；若最高位，则；若最高位时，则比较次高位、的大小，以此类推直到比较出结果。,上一页,下一页,返回,任务三 其他电路（加法器
10、、数据选择器、数据比较器）,.数据比较器的扩展 从表可知，设置了级联输入端，这些端口的设置是为了连接多片数据比较器，以便比较更多位数的数值，如图所示电路为用两片组成的位串联方式扩展数据比较器逻辑电路。两个位二进制数的高位和接高位片的数据输入端，而低位二进制数和接低位片的数据输入端。同时，低位片的级联输入端（），（），（）。因为对于两个位二进制数，当高位相同时，其大小由低位的比较结果而决定。因此，低位的比较结果应作为高位的条件，即低位比较器的输出端应分别与高位比较器的级联输入端（）、（）、（）相连。,上一页,下一页,返回,任务三 其他电路（加法器、数据选择器、数据比较器）,当比较的数据位数较多且
11、要求一定的速度时，可以采取并联方式对数据比较器进行扩 展。如图所示电路为位并联数据比较器。图中采用两级比较方式，将位数据按高低位分成组，并行比较每组位的数据。将各组比较结果再经由一个四位比较器得出最终比较结果。很明显，采用并联方式扩展，从数据输入到稳定输出结果只需要倍的四位比较器延迟时间，如果采用串联方式扩展，则需要耗费倍的四位比较器延迟时间。由此可以看出，并联方式扩展的速度明显优于串联方式扩展。,上一页,返回,表 1 - 23,返回,表 1 - 24,返回,表 1 - 25,返回,表 1 - 26,返回,表 1 - 27,返回,表 1 - 29,返回,图 1 - 25,返回,图 1 - 32,返回,表 1 - 31,返回,图 1 - 36,返回,图 1 - 37,返回,表 1 - 37,返回,图 1 - 42,返回,表 1 - 38,返回,图 1 - 44,返回,图 1 - 45,返回,
