《数字电子技术（第2版）教学课件作者张建国第4章》由会员分享，可在线阅读，更多相关《数字电子技术（第2版）教学课件作者张建国第4章（93页珍藏版）》请在金锄头文库上搜索。
1、第4 章 组合逻辑电路及其应用,4. 1 概述 4. 2 组合逻辑电路的分析和设计 4. 3 编码器和译码器 4. 4 数据选择器与数据分配器 4. 5 加法器和数值比较器 4. 6 组合逻辑电路中的竞争-冒险现象,返回,4. 1 概 述,数字逻辑电路, 按逻辑功能分成两大类, 一类叫组合逻辑电路, 另一类叫时序逻辑电路。 组合逻辑电路的特点: 在任一时刻, 输出信号只取决于该时刻各输入信号的组合, 而与该时刻前的电路输入信号无关, 这种电路称为组合逻辑电路。 组合逻辑电路的组成: 组合逻辑电路的示意图如图4-1 所示。它有n 个输入端, 用X1,X2, , Xn 表示; m 个输出端, 用Y
2、1, Y2, , Ym 表示。该逻辑电路输出端的状态, 仅取决于此刻n 个输入端的状态, 输出与输入之间的关系可以用m 个逻辑函数式来描述:,下一页,返回,4. 1 概 述,若组合电路只有一个输出量, 则此电路称为单输出组合逻辑电路; 若组合电路有多个输出量, 则称为多输出组合逻辑电路。 任何组合逻辑电路, 不管是简单的还是复杂的, 其电路结构均有如下特点: 由各种类型逻辑门电路组成; 电路的输入和输出之间没有反馈途径; 电路中不含记忆单元。 可以看出, 前几章所介绍的逻辑电路均属组合逻辑电路。在数字系统中, 很多逻辑电路部件, 如编码器、译码器、加法器、比较器、奇偶校验器等都属于组合逻辑电路
3、。,上一页,返回,4. 2 组合逻辑电路的分析和设计,4. 2. 1 组合逻辑电路的分析方法 所谓组合逻辑电路的分析, 就是对给定的组合逻辑电路, 找出其输出与输入之间的逻辑关系, 或者描述其逻辑功能, 评价其电路。描述逻辑功能的方法, 则可以写出输出、输入的逻辑表达式, 或者列出真值表或者用简洁明了的语言说明等。其分析步骤如下: (1) 根据逻辑电路图, 写出输出变量对应于输入变量的逻辑函数表达式。具体方法是:由输入端级向后递推, 写出每个门输出对应于输入的逻辑关系, 最后得出输出信号对应于输入的逻辑关系式。 (2) 根据输出函数表达式列出真值表。,下一页,返回,4. 2 组合逻辑电路的分析
4、和设计,(3) 根据真值表或输出函数表达式, 确定逻辑功能, 评价电路。 上述分析步骤可用图4-2 流程表示。根据以上的分析步骤, 下面结合例子说明组合逻辑电路的分析方法。,上一页,下一页,返回,4. 2 组合逻辑电路的分析和设计,例4-1 试分析图4-3 所示电路的逻辑功能。 解: 图4-3 所示为单输出组合逻辑电路, 由三个异或非门构成。分析步骤: (1) 写出输出Y 逻辑表达式。,上一页,下一页,返回,4. 2 组合逻辑电路的分析和设计,输出Y 的逻辑函数表达式: (2) 列出真值表。 将A1、A2、A3、A4 各组取值代入函数式, 可得相应和中间输出, 然后由Y1、Y2 推得最终Y 输
5、出, 列出如表4-1 所示真值表。,上一页,下一页,返回,4. 2 组合逻辑电路的分析和设计,(3) 说明电路的逻辑功能。 仔细分析电路真值表, 可发现A1、A2、A3、A4 四个输入中有偶数个1 (包括全0)时, 电路输出Y 为1, 而有奇数个1 时, Y 为0。因此, 这是一个四输入的偶校验器。如果将图4-3 中异或非门改为异或门, 我们可用同样的方法分析出该电路是一个奇校验器。 4. 2. 2 组合逻辑电路的设计方法 组合逻辑电路设计是组合逻辑电路分析的逆过程, 其目的是根据给出的实际逻辑问题,经过逻辑抽象, 找出用最少的逻辑门实现给定逻辑功能的方案, 并画出逻辑电路图。,上一页,下一页
6、,返回,4. 2 组合逻辑电路的分析和设计,其设计步骤如下: (1) 根据给定的逻辑问题, 做出输入、输出变量规定, 建立真值表。逻辑要求的文字描述一般很难做到全面而确切, 往往需要对题意反复分析, 进行逻辑抽象, 这是一个很重要的过程, 是建立逻辑问题真值表的基础。根据设计问题的因果关系, 确定输入变量和输出变量, 同时规定变量状态的逻辑赋值, 真值表是描述逻辑部件的一种重要工具。任何逻辑问题, 只要能列出真值表, 正确与否将决定整个设计的成败。 (2) 根据真值表写出逻辑表达式。,上一页,下一页,返回,4. 2 组合逻辑电路的分析和设计,(3) 将逻辑函数化简或变换成适当形式。可以用代数法
7、或卡诺图法将所得的函数化为最简与或表达式, 对于一个逻辑电路, 在设计时尽可能使用最少数量的逻辑门, 逻辑门变量数也应尽可能少(即在逻辑表达式中乘积项最少, 乘积项中的变量个数最少), 还应根据题意变换成适当形式的表达式。 (4) 根据逻辑表达式画出逻辑电路图。上述设计步骤可用图4-7 所示流程表示。,上一页,下一页,返回,4. 2 组合逻辑电路的分析和设计,1. 单输出组合逻辑电路设计举例 例4-4 用与非门设计一个举重裁判表决电路。设举重比赛有三个裁判, 一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功, 并且其中有一个为主
8、裁判时, 表明成功的灯才亮。 解: 设主裁判为变量A, 副裁判分别为B 和C; 表示成功与否的灯为Y。 (1) 根据逻辑要求列出真值表4-4。 (2) 根据真值表, 写出输出逻辑表达式。,上一页,下一页,返回,4. 2 组合逻辑电路的分析和设计,(3) 化简逻辑表达式并转换成适当形式。 画出函数卡诺图如图4-8 所示, 化简得到最简与或表达式, 并将原最简与或表达式两次求反, 利用反演律变换为与非-与非表达式, 即 (4) 根据表达式, 画出逻辑电路图, 如图4-9 所示。,上一页,下一页,返回,4. 2 组合逻辑电路的分析和设计,2. 多输出组合逻辑电路设计举例 例4-7 用门电路设计一个将
9、8421BCD 码转换为余3BCD 码的变换电路。 解: (1) 分析题意, 列真值表。 该电路输入为8421BCD 码, 输出为余3BCD 码, 因此它是一个四输入、四输出的码制变换电路, 其框图如图4-15 (a) 所示。根据两种BCD 码的编码关系, 列出真值表, 如表4-7 所示。由于8421BCD 码不会出现10101111 这六种状态, 因此把它视为无关项。,上一页,下一页,返回,4. 2 组合逻辑电路的分析和设计,(2) 选择器件, 写出输出函数表达式。 题目没有具体指定用哪一种门电路, 因此可以从门电路的数量、种类、速度等方面综合折中考虑, 选择最佳方案。该电路的化简过程如图4
10、-15 (b) 所示, 首先得出最简与或式,然后进行函数式变换。,上一页,下一页,返回,4. 2 组合逻辑电路的分析和设计,变换时一方面应尽量利用公共项以减少门的数量, 另一方面减少门的级数, 以减少传输延迟时间, 因而得到输出函数式为 (3) 画逻辑电路。 该电路采用了三种门电路, 速度较快, 其电路如图4-16 所示。,上一页,返回,4. 3 编码器和译码器,4. 3. 1 编码器 1. 编码器的概念 在数字设备中, 数据和信息是用“0” 和“1” 组成的二进制代码来表示的, 将若干个“0” 和“1” 按一定的规律编排在一起, 编成不同的代码, 并且赋予每个代码以固定的含义, 这就叫编码。
11、例如, 可用三位二进制数组成的编码表示十进制数的07, 十进制数0 编成二进制数“000”, 十进制数1 编成二进制数“001”, 十进制数2 编成二进制数“010”,等等。用来完成编码工作的电路通称为编码器。可见, 编码器是将有特定意义的输入数字信号或文字符号信号, 编成相应的若干位二进制代码形式输出的组合逻辑电路。如BCD 码编码器是将09 十个数字转化为四位BCD 码输出的组合电路。,下一页,返回,4. 3 编码器和译码器,2. 二-十进制编码器 1) 二进制编码器 将一般信号编为二进制代码的电路称为二进制编码器。一位二进制代码可以表示两个信号, 两位二进制代码有00、01、10、11
12、四种组合, 可以代表四个信号。依次类推, n 位二进制代码可表示2n 个信号。,上一页,下一页,返回,4. 3 编码器和译码器,3. 优先编码器 上述讨论的编码器, 是在任一时刻只允许一个信号输入有效, 否则输出编码混乱。但是, 在数字系统中, 往往有几个输入信号同时出现, 这就要求编码器能识别输入信号的优先级别, 对其中高优先级的信号进行编码, 完成这一功能的编码器称为优先编码器。也就是说, 在同时存在两个或两个以上输入信号时, 优先编码器只按优先级高的输入信号编码, 优先级低的信号则不起作用。 74LS147 是一个十线-四线8421BCD 码优先编码器。图4-23 所示为74LS147
13、引脚符号, 该芯片是一个16 脚集成块, 除电源VCC (16) 和GND (8) 外, 15 脚是空脚(NC),其余芯片的输入、输出脚均表示在符号图上。,上一页,下一页,返回,4. 3 编码器和译码器,图4-24 中, 小圆圈表示低电平有效, 各引出端功能如下: 70 为状态信号输入端, 低电平有效, 7 的优先级别最高, 0 的级别最低; C、B、A 为代码(反码) 输出端, C 为最高位。 E1 为使能(允许) 输入端, 低电平有效; 当E1 = 0 时, 电路允许编码; 当E1 = 1 时,电路禁止编码, 输出C、B、A 均为高电平; E0 和CS 为使能输出端和优先标志输出端, 主要
14、用于级连和扩展。 从表4-12 可以看出, 当E1 =1 时, 表示电路禁止编码, 即无论70 中有无有效信号,输出C、B、A 均为1, 并且CS =E0 =1。当E1 =0 时, 表示电路允许编码, 如果70 中有低电平(有效信号) 输入, 则输出C、B、A 是申请编码中级别最高的编码输出(注意是反码), 并且CS =0, E0 =1;且CS =1, E0 =0。,上一页,下一页,返回,4. 3 编码器和译码器,从另一个角度理解E0 和CS 的作用。当E0 = 0, CS = 1 时, 表示该电路允许编码, 但无码可编; 当E0 =1, CS =0 时, 表示该电路允许编码, 并且正在编码;
15、 当E0 =CS =1 时, 表示该电路禁止编码, 即无法编码。 4. 3. 2 译码器 译码器是将每一组输入代码译为一个特定输出信号, 以表示代码愿意的组合逻辑电路。译码器种类很多, 但可归纳为二进制译码器、二-十进制译码器和显示译码器。,上一页,下一页,返回,4. 3 编码器和译码器,1. 二进制译码器 二进制译码器的输入为二进制码, 若输入有n 位, 数码组合有2n 种, 可译出2n 个不同输出信号。现以74LS138 三线-八线译码器为例来说明二进制译码器的逻辑电路构成、特点及应用。 1) 逻辑电路 (1) 逻辑电路的组成。 74LS138 的内部逻辑电路如图4-25 所示。图4-26
16、 (a) 所示为74LS138 引脚排列图, 图4-26 (b) 所示为逻辑功能图。从电路内部结构看, 该电路由非门、与非门组成。其中: A0、A1、A2 为输入信号, 为输出信号且译出的信号均是反码, 为使能控制端。,上一页,下一页,返回,4. 3 编码器和译码器,(2) 逻辑电路的工作原理。 输入缓冲级。输入缓冲级由六个非门组成, 用来形成A0、A1、A2 的互补信号, 译码电路所需的原、反变量信号均由六个门提供, 其目的为减轻输入信号源的负载。 使能控制端。使能控制端由一个与门组成, 由逻辑电路可知 时, 均为1, 即封锁了译码器的输出, 译码器处于“禁止” 工作状态; 当EN=1 时, 译码器被选通, 电路处于“工作” 状态, 输出信号 的状态由输入变量A0、A1、A2 决定。,上一页,下一页,返回,4. 3 编码器和译码器,输出逻辑表达式。当EN =1 时, 译码器的输出逻辑表达式为 真值表。根据输出逻辑表达式列出真值表, 如表4-13 所示。,上一页,下一页,返
