《fpga应用技术及实践（第2版）（十二五国规教材）教学课件作者刘睿强情境二》由会员分享，可在线阅读，更多相关《fpga应用技术及实践（第2版）（十二五国规教材）教学课件作者刘睿强情境二（68页珍藏版）》请在金锄头文库上搜索。
1、,FPGA应用技术及实践,第二讲 CPLD/FPGA结构与应用,FPGA-Field Programmable Gate Array CPLD-Complex Programmable Logic Device,1. 概述 2. 简单PLD原理 3. CPLD的结构与可编程原理 4. FPGA结构与工作原理 5. 硬件测试技术 6. FPGA/CPLD产品概述 7. 编程与配置 8. IP核,第二讲 CPLD/FPGA结构与应用,1.概述,基本PLD器件的原理结构,1.概述,可编程逻辑器件的发展历程,可编程逻辑器件的分类,按集成度分类,可编程逻辑器件的分类,1. 概述 2. 简单PLD原理 3
2、. CPLD的结构与可编程原理 4. FPGA结构与工作原理 5. 硬件测试技术 6. FPGA/CPLD产品概述 7. 编程与配置 8. IP核,第二讲 CPLD/FPGA结构与应用,2.2 简单PLD原理,电路符号表示 常用逻辑门符号与现有国标符号的对照,电路符号表示,PROM,PROM可编程原理,PROM,PROM可编程原理,PLA,PAL,PAL器件,优点：使用方便、设计灵活、减少了硬件规模， 提高了可靠性； 为研制工作和小批量产品提供了方便。 缺点：采用熔丝工艺，编程可不可修改，研制工 作中造成较大浪费； 种类繁多，结设计和使用带来不便。 为了克服PAL缺点，推出GAL器件，其特点为
3、： 采用电擦除方式，可重复编程； 采用宏单元，增加了器件的通用性。,GAL,GAL的OLMC单元设有多种组态，可配置成专用组合输出、专用输入、组合输出双向口、寄存器输出、寄存器输出双向口等，为逻辑电路设计提供了极大的灵活性。由于具有结构重构和输出端的任何功能均可移到另一输出引脚上的功能，在一定程度上，简化了电路板的布局布线，使系统的可靠性进一步地提高。GAL的出现是复杂PLD的里程碑。,1. 概述 2. 简单PLD原理 3. CPLD的结构与可编程原理 4. FPGA结构与工作原理 5. 硬件测试技术 6. FPGA/CPLD产品概述 7. 编程与配置 8. IP核,第二讲 CPLD/FPGA
4、结构与应用,3.CPLD的结构与可编程原理,简单PLD器件被取代的原因： (1)阵列规模较小，资源不够用于设计数字系统。当设计较大的数字逻辑时，需要多片器件，性能、成本及设计周期都受影响。 (2)片内寄存器资源不足，且寄存器的结构限制较多(如，有的器件要求时钟共用)，难以构成丰富的时序电路。 (3)IO不够灵活，限制了片内资源的利用率。 (4)编程不便，需用专用的编程工具，对于使用熔丝型的简单PLD更是不便。 (5)不能完全杜绝编程数据的非法抄袭。,3.CPLD的结构与可编程原理,CPLD即复杂可编程逻辑器件。 在流行的CPLD中，Altera的MAX7000S系列器件具有一定典型性。 MAX
5、7000S系列器件包含32-256个逻辑宏单元，每16个逻辑宏单元组成一个逻辑陈列块（LAB）。 MAX7000结构中包含五个主要部分，即逻辑宏单元、逻辑陈列块、扩展乘积项、可编程连线阵列和I/O控制块。,3.CPLD的结构与可编程原理,3.CPLD的结构与可编程原理,3.CPLD的结构与可编程原理,3.CPLD的结构与可编程原理,3.CPLD的结构与可编程原理,1. 概述 2. 简单PLD原理 3. CPLD的结构与可编程原理 4. FPGA结构与工作原理 5. 硬件测试技术 6. FPGA/CPLD产品概述 7. 编程与配置 8. IP核,第二讲 CPLD/FPGA结构与应用,4. FPG
6、A结构与工作原理,什么是查找表？,一个N输入查找表（LUT，Look Up Table）可以实现N个输入变量的任何逻辑功能，如N输入“与”、N输入“异或”等。 输入多于N个函数、方程必须分开用几个查找表实现。,4. FPGA结构与工作原理,4. FPGA结构与工作原理,在Cyclone器件里面存在大量LAB 右图所示的LE排列成 LAB阵列构成Cyclone FPGA丰富的编程资源。,4. FPGA结构与工作原理,5. 硬件测试技术,内部逻辑测试 在设计时加入用于测试的部分逻辑，即进行可测性设计(DFT，Design For Test)，在设计完成后用来测试关键逻辑。 在ASIC设计中的扫描寄
7、存器，是可测性设计的一种，原理是把ASIC中关键逻辑部分的普通寄存器用测试扫描寄存器来代替，在测试中可以动态地测试、分析设计其中寄存器所处的状态，甚至对某个寄存器加以激励信号，改变该寄存器的状态。,5. 硬件测试技术,JTAG边界扫描测试,6. FPGA/CPLD产品概述,Altera公司FPGA和CPLD器件系列 Altera公司是20世纪90年代以来发展较快的PLD生产厂家。在激烈的市场竞争中，Altera公司凭借其雄厚的技术实力，独特的设计构思和功能齐全的芯片系列，挤身于世界最大的可编程逻辑器件供应商之列。有资料显示，目前该公司的PLD产品与Xilinx公司的PLD产品约占了PLD市场的
8、60%。,6. FPGA/CPLD产品概述,Altera产品的基本构造块是逻辑单元。在Classic、MAX 3000A、MAX 5000、MAX 7000、MAX 9000系列中，逻辑单元称为宏单元(Macrocell)，宏单元由可编程的“与阵”和固定的“或阵”构成； MAX器件的宏单元分解组合逻辑的功能很强，一个宏单元可以分解数十个组合逻辑输入，因此MAX系列的产品较适合设计组合逻辑电路。,6. FPGA/CPLD产品概述,FLEX 8000、FLEX 6000、FLEX 10K、APEX 20K、ACEX 1K等系列的逻辑单元(LE)则采用查找表(LUT，Look-Up Table)结构
9、来构成。FLEX器件的制造工艺允许它拥有较多的LUT与触发器，其逻辑单元的数量远高于前者，因此采用LUT的ACEX等产品更适合用来设计需要用到大量触发器的复杂时序逻辑电路。,6. FPGA/CPLD产品概述,由于PLD器件都具有可重复编程的功能，所以其内部必须采用一定的工艺来实现这种功能。FLEX 8000、FLEX 6000、FLEX 10K、APEX、ACEX 1K等系列采用SRAM(静态随机存储器)工艺，MAX 3000A、MAX 7000、MAX 9000系列则采用E2PROM(电可擦除可编程存储器)工艺，而早期的Classic、MAX 5000系列则大多采用EPROM(紫外线擦除的可
10、编程存储器)工艺。,6. FPGA/CPLD产品概述,MAX 7000系列的结构特点 MAX 7000系列是Altera公司目前销量最大的产品，属于高性能、高密度的CPLD，其制造工艺采用了先进的CMOS EEPROM技术。 该系列器件的特点主要有： 采用第二代多阵列矩阵(MAX)结构。 MAX 7000S系列通过标准的JTAG接口(IEEE Std.1149.1-1990)，支持在系统可编程(ISP，In System Programmable)。,6. FPGA/CPLD产品概述,(3) 集成密度为6005000个可用门。 (4) 引脚到引脚之间的延时为6 ns，工作频率最高可达151.5
11、 MHz。 (5) 3.3 V或者5 V电源供电： (6) 在可编程功率节省模式下工作，每个宏单元的功耗可降到原来的50%或更低。 (7) 高性能的可编程连线阵列(PIA)提供一个高速的、延时可预测的互连网络资源。,6. FPGA/CPLD产品概述,(8) 每个宏单元中可编程扩展乘积项(Product-Terms)可达32个。 (9) 具有可编程保密位，可全面保护你的设计思想,6. FPGA/CPLD产品概述,2.FLEX 10K系列的结构特点 FLEX(Flexible Logic Element Matrix，灵活逻辑单元矩阵)系列是Altera公司推出的主流产品，具有高密度、在线配置、高
12、速度与连续式布线结构等特点。,6. FPGA/CPLD产品概述,FLEX 10K系列是Altera于1998年推出的。它的集成度达到了10万门级，而且，它还是业界首次集成了嵌入式阵列块EAB的芯片。所谓EAB，实际是一种大规模的SRAM资源，它可以被方便地设置为RAM、ROM、FIFO以及双口RAM等存储器。EAB的出现极大地拓展了PLD芯片的应用领域。,6. FPGA/CPLD产品概述,FLEX 10K系列的特点包括： (1) 高密度，典型门数达10 000250 000，逻辑单元数为57612 160。 (2) 功能更强大的I/O引脚，每一个引脚都是独立的三态门结构，具有可编程的速率控制。
13、 (3) 嵌入式阵列块(EAB)，每个EAB提供2 K比特位，可用来作存储器使用或者用来实现逻辑功能。,6. FPGA/CPLD产品概述,(4) 逻辑单元采用查找表(LUT)结构。 (5) 采用连续式的快速通道(Fast Track)互连，可精确预测信号在器件内部的延时。 (6) 实现快速加法器和计数器的专用进位链。 (7) 实现高速、多输入逻辑函数的专用级联链。,6. FPGA/CPLD产品概述,3.ACEX系列器件 ACEX系列是Altera公司于2000年提供的一种高性能、低功耗的高密度器件，它综合了查找表结构与EABs。其中，基于LUT的逻辑功能优化了数据通道和寄存器的性能与效率，而E
14、AB则能实现RAM、ROM、双口RAM、FIFO等各种存储器功能。ACEX 1K较适合于需要复杂的逻辑功能和存储器功能的应用场合，如DSP(数字信号处理)、宽带数据通道控制以及数据传输、微处理器与通信领域等。,6. FPGA/CPLD产品概述,ACEX系列包含ACEX 1K和ACEX 2K系列。ACEX 1K系列基于创新的0.22/0.18m混合工艺，密度为10 000100 000门。ACEX 2K系列基于0.18m工艺，密度为20 000150 000门。所有的ACEX系列器件兼容PCI局部总线规范，支持锁相环电路。 ACEX具有较高性价比，它的高密度非常适用于对价格敏感的高密度解决方案，
15、而其高性能则可以满足各种性能的需求。ACEX 1K可用MAX+plus作为开发工具。,6. FPGA/CPLD产品概述,4.APEX系列器件简介 APEX 20K是具有多核结构的PLD器件，所谓“多核”，是指该器件不但有查找表(LUT)，还有乘积项(Product Term)与嵌入式存储器(Memory)。APEX 20K系列芯片多核结构使其同时具备了前述几种芯片(MAX、FLEX等)的高速与高密度的优点，而这正是进行系统级设计所需的性能。,6. FPGA/CPLD产品概述,APEX 20K系列芯片的主要特点有： (1) 高密度。该系列芯片的典型门数达到30 0001 500 000门(最大系
16、统门数达113 0002 392 000门)；逻辑单元数最低1200个，最高可达51 840个。另外，其内部集成的RAM位数最高可达442 368位，最低也有24 576位。 (2) 可低功耗运行。该系列芯片支持1.82.5 V 供电电压，其I/O接口支持多电压的连接：1.8 V、2.5 V、3.3 V、5 V(仅APEX 20KE芯片外接电阻时可承受)，其ESB能提供可编程的节能模式选择。,6. FPGA/CPLD产品概述,(3) 灵活的时钟管理。提供了最多8个全局时钟信号，且通过4个时钟锁相(PLL)，减少了时钟的延迟与偏移，速度高达822 MHz。 (4) 先进的互连结构。有4级快速互连结构，提供了快速且可预测的互连延迟。 (5) APEX的多核架构将逻辑资源和存储器集成在一个体系内部，从而有可能不需使用多个器件即可实现系统级设计，节省了PCB板的空间，简化了复杂设计的实现。,6. FPGA/CPLD产品概述,(6)APEX的ESB可以用来实现逻辑功能或者是各种存储器功能，如双口RAM、ROM、FIFO、嵌入式
