《数字逻辑课程复习》由会员分享，可在线阅读，更多相关《数字逻辑课程复习（39页珍藏版）》请在金锄头文库上搜索。
1、数字逻辑课程复习,讯飞教育 2013年12月,课程整体回顾,问题？,为什么要学习数字逻辑？ “知其然，知其所以然”一种正确的学习态度 培养一种严谨的逻辑理念 以上都是“务虚”的意义，“务实”的意义是理解并掌握数字电路的设计与分析方法 该课程的重点是什么？ 数制的转换与运算 基于真值表的逻辑函数的实现与化简，进而实现电路设计的方法与流程。 时序相关的概念以及基于触发器的时序电路的分析与设计流程 该课程的核心是什么？ 逻辑函数及其化简,第一章 数制与码制,1.数制的基本概念 2.数制的转换 3.二进制数的运算 4.编码的概念,1.数制的基本概念,数制 多位数码中每一位的构成方法以及从低位到高位的进
2、位规则 其它概念,D = KiNi,基数,权,系数,2.数制的转换,二十转换 十二转换 整数部分（除2取余） 小数部分（乘2取整） 二十六互转 四位二进制数表示一位十六进制数,D = KiNi （N =2）,3.二进制数的运算,二进制的四则运算基本上依靠两种操作实现的 加法 移位（左移、右移） 其中，通过加法操作可以实现加法和减法（依赖补码机制） 通过左移和加法操作可以实现乘法 通过右移和减法操作可以实现除法,3.二进制数的运算,什么是补码？为什么引入补码？怎么获得有符号或无符号数的补码？ 简单的说，就是对一个数进行“取模”运算 引入补码的目的是为了实现：通过加法操作实现减法运算。 补码 =
3、反码 + 1 切记，有符号数的补码运算不包含符号位 切记，有符号数的运算，运算结果的符号位是如何得到的？ 两个加数的符号位和来自最高有效数字位的进位相加，得到的结果（舍弃产生的进位）就是和的符号！,4.编码的概念,码制 为了便于记忆和查找，在编制代码时总要遵循一定的规则。 常用编码 8421BCD 格雷码,第二章 逻辑代数,1.基本门电路 2.逻辑公式及逻辑定理 3.逻辑函数及其化简,1.基本门电路,基本门电路及其真值表 与门 或门 非门 衍生门电路及其真值表 与非门 或非门 与或非门 异或门 同或门（异或非门） 基本以及其衍生门电路是后续一切数字电路的基础 逻辑函数给出了门电路的逻辑关系 组
4、合电路、触发器、时序电路的最本质的构成,2.逻辑公式及逻辑定理,基本逻辑公式 无需推导，只能使用真值表验证。 需要记住少量常用的基本公式，其它的可以查阅。 衍生逻辑公式 逻辑定理 代入定理 反演定理 对偶定理,3.逻辑函数及其化简,“最小项”的概念 在n个变量的逻辑函数中，若m表示包含n个乘积因子的乘积项，而且这n个变量均以原变量或反变量的形式在m中出现一次。称m为该组变量的最小项！ 理解最小项概念是掌握卡诺图化简逻辑函数的基础！ 逻辑函数的标准形式 最小项之和 最大项之积 基于最小项的重要性质 输入变量的所有组合，有且仅有一个最小项的值为1； 所有的最小项之和，值为1； 任意两个最小项之积，
5、值为0； 具有相邻性的两个最小项之和可以合并并消去一对因子。,3.逻辑函数及其化简,逻辑函数的化简方式 公式化简 卡诺图化简 其它 卡诺图化简 当输入逻辑变量小于5个的时候，适合采用卡诺图化简 基本概念 逻辑相邻 两个最小项只有一个乘积因子不同，称这两个最小项具有逻辑相邻性 几何相邻 每一个小的矩形方格代表一个最小项 基本原则（两个“圈”） 最大的圈 最少的圈 适当利用无关项 适当选择最小项为“1”或者“0”进行化简，区别仅是结果是相反的 逻辑函数及其化简是“数字逻辑”课程的核心，无论是电路的分析还是设计，最终都是以逻辑函数的形式给出电路的功能与实现！,第三章 门电路,第四章 组合逻辑电路,1
6、.组合电路的特点 2.组合电路逻辑功能的分析方法 3.组合电路的设计方法及设计流程 4.常用的几种组合逻辑器件,1.组合电路的特点,组合逻辑电路的特点 任意时刻的输出仅取决于该时刻的输入，与电路原来的状态无关！ 换句话来说，“无记忆” 特点。 逻辑功能的描述形式 逻辑函数 逻辑真值表 逻辑电路图,2. 组合逻辑电路的分析方法,所谓分析？ 给定逻辑电路，找出逻辑功能。,18, 根据给定的逻辑原理电路图，由输入到输出逐级推导出输出逻辑函数表达式。 对所得到的表达式进行化简和变换，得到最简式。 依据简化的逻辑函数表达式列出真值表，根据真值表分析、确定电路所完成的逻辑功能。,19,3. 组合逻辑电路的
7、设计方法,逻辑设计的一般步骤, 逻辑抽象。,将文字描述的逻辑命题转换成真值表叫逻辑抽象。首先要分析逻辑命题，确定输入、输出变量；然后用二值逻辑的0、1两种状态分别对输入、输出变量进行逻辑赋值，即确定0、1 的具体含义；最后根据输出与输入之间的逻辑关系列出真值表。, 根据真值表，写出相应的逻辑函数表达式。 选定器件类型。 根据所选器件对逻辑式进行化简与变换。 根据化简的逻辑函数表达式画出逻辑电路图。 工艺设计。,4.常见组合逻辑器件,编码器 译码器 7段数码管译码器,第五章 触发器,1.触发器的基本特点 2.SR锁存器 3.电平、脉冲、边沿触发器（SR、主从SR、主从JK） 4.触发器的特性表及
8、特性方程,1.触发器的特点,概念 能够记忆或保存一位二值信号的电路单元 两个基本特点 具有两个能自行保持的稳定状态，用来表示逻辑状态的“0”或“1”； 在触发信号的操作下，根据不同的输入信号可以置成“0”或“1” 按照触发方式的分类 电平 脉冲 边沿,2.SR锁存器,SR锁存器是构成触发器的基本电路单元 锁存器的逻辑状态 逻辑“1” Q = 1，Q = 0 逻辑“0” Q = 0，Q = 1 基于或非门和基于与非门的锁存器电路特点 输出到输入的反馈 电路状态的概念 初态 锁存器电路的初始状态 Q 次态 基于锁存器当前输入信号和初态产生的新的电路状态 Q* 锁存器的特性表 置位/置1操作 （Se
9、t） 复位/置0操作（Reset） S = R =0/1（或非/与非），状态保持 S = R =1/0（或非/与非），状态不定,3.触发器,电平触发 SR触发器 特性表等同于SR锁存器 因为是电平触发，在电平信号有效期间等同于组合逻辑电路，输出状态会随输入信号的变化而翻转！ 抗干扰能力差 脉冲触发 主从SR触发器 部分解决了触发信号有效期间的状态翻转问题。实现了一个脉冲周期，输出状态只能翻转一次！ 当S = R = 1时，输出状态依然不能确定！ 主从JK触发器 继承了主从SR的优点 同时解决了S=R=1时主从SR的缺点：Q* = Q 边沿触发 要求能够根据触发器电路符号给出的触发信号的特点能够
10、区分触发信号的类型：上升沿、下降沿 “”表示边沿触发 “”表示下降沿触发，不带“”表示上升沿触发 触发器的特性表及特性方程,第六章 时序逻辑电路,1.时序电路的基本电路结构及其逻辑方程 2.时序电路的分类及其分析方法 3.常见的时序逻辑器件 4.时序电路的设计流程,1 概述,26,时序电路的一般结构形式与功能描述方法,输入信号,输出信号,存储电路的输入,输出状态,*电路由组合电路和存储电路组成。,结构特征:,*电路存在反馈。,必不可少,1 概述,27,时序逻辑电路可以用三个方程组来描述：,驱动方程：,状态方程：,输出方程：,切记，还有触发器的特性方程。不要忘了吆！,2 时序电路的分析方法,时序
11、电路 分析步骤,6.2.1 同步时序逻辑电路的分析方法,28,写出各触发器的驱动方程,写出各触发器的特性方程,根据逻辑图得出输出方程,把驱动方程代入特性方程 写出各触发器的状态方程,得到电路的逻辑功能,输入端的表达式， 如T、J、K、D,得出状态转换表,输出端Qn+1的表达式,2 时序电路的分析方法,29,6.2.3 异步时序逻辑电路的分析方法,与同步时序逻辑电路分析方法相似，但要特别注意各触发器时钟信号的状态，具体步骤如下：,1.了解电路的组成：,.确定电路的逻辑功能。,.列出状态转换表或画出状态图和波形图；,2. 写出下列各逻辑方程式：,b)触发器的激励方程； c) 输出方程 d)状态方程
12、,a)时钟方程,2 时序电路的分析方法,30,【例6.2.4】分析如下时序逻辑电路的逻辑功能，画出电路的状态转换图和时序图。,TTL电路,解：（1） 驱动方程：,4 时序逻辑电路的设计方法,31,6.4.1 同步时序逻辑电路的设计方法,设计目的： 时序电路 逻辑功能(Y,Q*),设计步骤：,？,一、逻辑抽象得到状态图或状态表,1、分析逻辑问题，确定输入变量X、输出变量Y以及状态数S ；,原因（条件）输入变量 结果输出变量,2、定义输入输出变量及电路状态的含意，并将电路状态顺序编号Si ；,3、按题意列出电路的状态表或状态图。,4 时序逻辑电路的设计方法,32,二、状态化简,1、等价状态,2、等
13、价状态的可以合并为一个，得到M个状态。,同输入同输出同次态,三、状态分配（状态编码）,时序电路的状态用触发器状态的不同组合表示的。,1、确定触发器的数目n；,2、给Si规定对应的触发器状态组合,4 时序逻辑电路的设计方法,33,四、确定触发器类型,求出电路的状态方程、驱动方程和输出方程,五、根据方程式画出逻辑图,六、检查电路能否自启动,1、预置数预置一个有效状态 2、修改逻辑设计,若不能自启动，采用：,4 时序逻辑电路的设计方法,34,设计步骤总结：,方程式,逻辑图,触发器和门电路的个数最少，输入端最少；,MSI个数最少，种类最少，连线最少,6.4 时序逻辑电路的设计方法,35,【例6.4.1】设计一个带有进位输出的13进制计数器,逻辑抽象,A、无输入信号； B、有进位输出信号； C=1有进位， C0没有进位。 C、13进制有13个状态。 S0 、S1 、 、 S12 表示13个状态,已经最简,6.4 时序逻辑电路的设计方法,36,状态分配,A、确定触发器的数目n；,n=4,B、取0000到1100表示S0、S12,6.4 时序逻辑电路的设计方法,37,状态表:,6.4 时序逻辑电路的设计方法,38,三个方程,多余状态,次态卡诺图,6.4 时序逻辑电路的设计方法,39,选择JK触发器,根据,A、状态方程,
