【2017年整理】电路前沿发展

《【2017年整理】电路前沿发展》由会员分享，可在线阅读，更多相关《【2017年整理】电路前沿发展（5页珍藏版）》请在金锄头文库上搜索。

1、附件 5：课程前沿内容教案（1 学时）主要包括以下内容：课程的最前沿内容和最新动态，课程中的热点问题和最新思维方法的应用情况电路 前沿发展自本世纪初，真空电子管发明后，至今电子器件至今已经历了五代的发展过程。集成电路（IC）的诞生，使电子技术出现了划时代的革命，它是现代电子技术和计算机发展的基础，也是微电子技术发展的标志。 集成电路规模的划分，目前在国际上尚无严格、确切的定义。在发展过程中，人们逐渐形成一种似乎比较一致的划分意见，按芯片上所含逻辑门电路或晶体管的个数作为划分标志。一般人们将单块芯片上包含 100 个元件或 10 个逻辑门以下的集成电路称为小规模集成电路；而将元件数在100 个以

2、上、1000 个以下，或逻辑门在 10 个以上、100 个以下的称为中规模集成电路；门数有100100 000 个元件的称大规模集成电路（LSI） ，门数超过 5000 个，或元件数高于 10 万个的则称超大规模集成电路（VLSI） 。 电路集成化的最初设想是在晶体管兴起不久的 1952 年，由英国科学家达默提出的。他设想按照电子线路的要求，将一个线路所包含的晶体管和二极管，以及其他必要的元件统统集合在一块半导体晶片上，从而构成一块具有预定功能的电路。 1958 年，美国德克萨斯仪器公司的一位工程师基尔比，按照上述设想，制成了世界上第一块集成电路。他使用一根半导体单晶硅制成了相移振荡器，这个振

3、荡器所包含的 4 个元器件已不需要用金属导线相连，硅棒本身既用为电子元器件的材料，又构成使它们之间相连的通路。 同年，另一家美国著名的仙童电子公司也宣称研制成功集成电路。由该公司赫尔尼等人所发明的一整套制作微型晶体管的新工艺“平面工艺“被移用到集成电路的制作中，使集成电路很快从实验室研制试验阶段转入工业生产阶段。 1959 年，德克萨斯仪器公司首先宣布建成世界上第一条集成电路生产线。1962 年，世界上出现了第一块集成电路正式商品。虽然这预示着第三代电子器件已正式登上电子学舞台。 不久，世界范围内掀起了集成电路的研制热潮。早期的典型硅芯片为 1.25 毫米见方。60 年代初，国际上出现的集成电

4、路产品，每个硅片上的元件数在 100 个左右；1967 所已达到 1000 个晶体管，这标志着大规模集成阶段的开端；到 1976 年，发展到一个芯片上可集成 1 万多个晶体管；进入 80 年代以来，一块硅片上有几万个晶体管的大规模集成电路已经很普遍了，并且正在超大规模集成电路发展。如今，已出现属于第五代的产品，在不到 50 平方毫米的硅芯片上集成的晶体管数激增到 200 万只以上。集 成 电 路 技 术 发 展 趋 势目 前 ,以 集 成 电 路 为 核 心 的 电 子 信 息 产 业 超 过 了 以 汽 车 、 石 油 、 钢 铁 为 代 表 的 传 统 工 业成 为 第 一 大 产 业 ,

5、成 为 改 造 和 拉 动 传 统 产 业 迈 向 数 字 时 代 的 强 大 引 擎 和 雄 厚 基 石 。1999 年 全 球 集 成 电 路 的 销 售 额 为 1250 亿 美 元 ,而 以 集 成 电 路 为 核 心 的 电 子 信 息 产 业 的世 界 贸 易 总 额 约 占 世 界 GNP 的 3%,现 代 经 济 发 展 的 数 据 表 明 ,每 l2 元 的 集 成 电 路 产值 ,带 动 了 10 元 左 右 电 子 工 业 产 值 的 形 成 ,进 而 带 动 了 100 元 GDP 的 增 长 。 目 前 ,发达 国 家 国 民 经 济 总 产 值 增 长 部 分 的

6、65%与 集 成 电 路 相 关 ； 美 国 国 防 预 算 中 的 电 子 含 量已 占 据 了 半 壁 江 山 (2001 年 为 43.6%)。 预 计 未 来 10 年 内 ,世 界 集 成 电 路 销 售 额 将 以 年平 均 15%的 速 度 增 长 ,2010 年 将 达 到 60008000 亿 美 元 。 作 为 当 今 世 界 经 济 竞 争 的 焦 点 ,拥 有 自 主 版 权 的 集 成 电 路 已 日 益 成 为 经 济 发 展 的 命 脉 、 社 会 进 步 的 基 础 、 国 际 竞 争 的 筹 码和 国 家 安 全 的 保 障 。集 成 电 路 的 集 成 度

7、和 产 品 性 能 每 18 个 月 增 加 一 倍 。 据 专 家 预 测 ,今 后 20 年 左 右 ,集 成 电 路 技 术 及 其 产 品 仍 将 遵 循 这 一 规 律 发 展 。集 成 电 路 最 重 要 的 生 产 过 程 包 括 :开 发 EDA(电 子 设 计 自 动 化 )工 具 ,利 用 EDA 进行 集 成 电 路 设 计 ,根 据 设 计 结 果 在 硅 圆 片 上 加 工 芯 片 (主 要 流 程 为 薄 膜 制 造 、 曝 光 和 刻蚀 ),对 加 工 完 毕 的 芯 片 进 行 测 试 ,为 芯 片 进 行 封 装 ,最 后 经 应 用 开 发 将 其 装 备

8、到 整 机 系 统上 与 最 终 消 费 者 见 面 。20 世 纪 80 年 代 中 期 我 国 集 成 电 路 的 加 工 水 平 为 5 微 米 ， 其 后 ， 经 历 了3、 1、 0.8、 0.5、 0.35 微 米 的 发 展 ， 目 前 达 到 了 0.18 微 米 的 水 平 ， 而 当 前 国 际 水 平 为0.09 微 米 （ 90 纳 米 ） ， 我 国 与 之 相 差 约 为 2-3 代 。（ 1） 设 计 工 具 与 设 计 方 法 。 随 着 集 成 电 路 复 杂 程 度 的 不 断 提 高 ， 单 个 芯 片 容 纳 器 件的 数 量 急 剧 增 加 ， 其 设

9、 计 工 具 也 由 最 初 的 手 工 绘 制 转 为 计 算 机 辅 助 设 计 （ CAD） ，相 应 的 设 计 工 具 根 据 市 场 需 求 迅 速 发 展 ， 出 现 了 专 门 的 EDA 工 具 供 应 商 。 目 前 ，EDA 主 要 市 场 份 额 为 美 国 的 Cadence、 Synopsys 和 Mentor 等 少 数 企 业 所 垄 断 。 中 国华 大 集 成 电 路 设 计 中 心 是 国 内 唯 一 一 家 EDA 开 发 和 产 品 供 应 商 。由 于 整 机 系 统 不 断 向 轻 、 薄 、 小 的 方 向 发 展 ， 集 成 电 路 结 构 也

10、 由 简 单 功 能 转 向 具 备 更多 和 更 为 复 杂 的 功 能 ， 如 彩 电 由 5 片 机 到 3 片 机 直 到 现 在 的 单 片 机 ， 手 机 用 集 成 电 路也 经 历 了 由 多 片 到 单 片 的 变 化 。 目 前 ， SoC 作 为 系 统 级 集 成 电 路 ， 能 在 单 一 硅 芯 片 上实 现 信 号 采 集 、 转 换 、 存 储 、 处 理 和 I/O 等 功 能 ， 将 数 字 电 路 、 存 储 器 、MPU、 MCU、 DSP 等 集 成 在 一 块 芯 片 上 实 现 一 个 完 整 系 统 的 功 能 。 它 的 制 造 主 要 涉 及

11、 深亚 微 米 技 术 ， 特 殊 电 路 的 工 艺 兼 容 技 术 ， 设 计 方 法 的 研 究 ， 嵌 入 式 IP 核 设 计 技 术 ，测 试 策 略 和 可 测 性 技 术 ， 软 硬 件 协 同 设 计 技 术 和 安 全 保 密 技 术 。 SoC 以 IP 复 用 为 基础 ， 把 已 有 优 化 的 子 系 统 甚 至 系 统 级 模 块 纳 入 到 新 的 系 统 设 计 之 中 ,实 现 了 集 成 电 路设 计 能 力 的 第 4 次 飞 跃 。(2)制 造 工 艺 与 相 关 设 备 。 集 成 电 路 加 工 制 造 是 一 项 与 专 用 设 备 密 切 相

12、关 的 技 术 ,俗 称 一 代 设 备 ,一 代 工 艺 ,一 代 产 品 。 在 集 成 电 路 制 造 技 术 中 ,最 关 键 的 是 薄 膜 生 成 技术 和 光 刻 技 术 。 光 刻 技 术 的 主 要 设 备 是 曝 光 机 和 刻 蚀 机 ,目 前 在 130nm 的 节 点 是 以193nmDUV(Deep Ultraviolet Lithography)或 是 以 光 学 延 展 的 248nmDUV 为 主 要 技 术 ,而 在 l00nm 的 节 点 上 则 有 多 种 选 择 :157nm DIJV、 光 学 延 展 的 193nm DLV 和 NGL。在 70nm

13、 的 节 点 则 使 用 光 学 延 展 的 157nm DIJV 技 术 或 者 选 择 NGL 技 术 。 到 了35nm 的 节 点 范 围 以 下 ,将 是 NGL 所 主 宰 的 时 代 ,需 要 在 EUV 和 EPL 之 间 做 出 选 择 。此 外 ,作 为 新 一 代 的 光 刻 技 术 ,X 射 线 和 离 子 投 影 光 刻 技 术 也 在 研 究 之 中 。(3)测 试 。 由 于 系 统 芯 片 (SoC)的 测 试 成 本 几 乎 占 芯 片 成 本 的 一 半 ,因 此 未 来 集 成 电路 测 试 面 临 的 最 大 挑 战 是 如 何 降 低 测 试 成 本

14、。 结 构 测 试 和 内 置 自 测 试 可 大 大 缩 短 测 试 开 发时 间 和 降 低 测 试 费 用 。 另 一 种 降 低 测 试 成 本 的 测 试 方 式 是 采 用 基 于 故 障 的 测 试 。 在 广 泛 采用 将 不 同 的 IP 核 集 成 在 一 起 的 情 况 下 ,还 需 解 决 时 钟 异 步 测 试 问 题 。 另 一 个 要 解 决 的 问题 是 提 高 模 拟 电 路 的 测 试 速 度 。(4)封 装 。 电 子 产 品 向 便 携 式 /小 型 化 、 网 络 化 和 多 媒 体 化 方 向 发 展 的 市 场 需 求 对 电路 组 装 技 术 提

15、 出 了 苛 刻 需 求 ,集 成 电 路 封 装 技 术 正 在 朝 以 下 方 向 发 展 : 裸 芯 片 技 术 。 主 要 有 COB(ChipOI1Board)技 术 和 Flip Chip(倒 装 片 )技 术 两 种 形式 。 微 组 装 技 术 。 是 在 高 密 度 多 层 互 连 基 板 上 ,采 用 微 焊 接 和 封 装 工 艺 组 装 各 种 微 型化 片 式 元 器 件 和 半 导 体 集 成 电 路 芯 片 ,形 成 高 密 度 、 高 速 度 、 高 可 靠 的 三 维 立 体 机 构 的高 级 微 电 子 组 件 的 技 术 ,其 代 表 产 品 为 多 芯

16、片 组 件 (MCM)。 圆 片 级 封 装 。 其 主 要 特 征 是 ： 器 件 的 外 引 出 端 和 包 封 体 是 在 已 经 过 前 工 序 的 硅 圆 片上 完 成 ,然 后 将 这 类 圆 片 直 接 切 割 分 离 成 单 个 独 立 器 件 。 无 焊 内 建 层 (Bumpless Build-Up Layer, BBLIL)技 术 。 该 技 术 能 使 CPIJ 内 集 成的 晶 体 管 数 量 达 到 10 亿 个 ,并 且 在 高 达 20GHz 的 主 频 下 运 行 ,从 而 使 CPU 达 到 每 秒1 亿 次 的 运 算 速 度 。 此 外 ,BBUL 封 装 技 术 还 能 在 同 一 封 装 中 支 持 多 个 处 理 器 ,因 此 服务 器 的 处 理 器 可 以 在 一 个 封 装 中 有 2 个 内 核 ,从 而 比 独 立 封 装 的 双 处 理 器 获 得 更 高 的 运算 速 度 。 此 外 ,BBUL 封 装 技 术 还 能 降 低 CPIJ 的 电 源 消 耗 ,进 而 可 减 少 高